| 基于FPGA的矩阵乘法器优化设计 |
| |
| 引用本文： | 钟声,侯朝焕,杨常安,陈栋.基于FPGA的矩阵乘法器优化设计[J].电子测量技术,2008,31(2):95-99. |
| |
| 作者姓名： | 钟声 侯朝焕 杨常安 陈栋 |
| |
| 作者单位： | 中科院声学所数字系统集成技术部,北京,100080 |
| |
| 摘 要： | 目前FPGA(field programmable gate array)在许多信号处理领域有了越来越多的应用,其中有不少是应用于矩阵的运算与变换。通过使用新一代FPGA中嵌入的DCM(digital clock manager)模块,可以针对矩阵运算的特点,对实现矩阵运算的硬件结构进行优化,从而大幅的降低在FPGA中实现矩阵运算所占用的硬件资源。本文以3×3矩阵乘法器为例对此类优化设计进行了详细介绍。
|
| 关 键 词： | FPGA DCM 矩阵运算 |
Optimized design of matrix multiplier based on FPGA |
| |
| Zhong Sheng,Hou Chaohuan,Yang Changan,Chen Dong.Optimized design of matrix multiplier based on FPGA[J].Electronic Measurement Technology,2008,31(2):95-99. |
| |
| Authors: | Zhong Sheng Hou Chaohuan Yang Changan Chen Dong |
| |
| Abstract: | |
| |
| Keywords: | FPGA DCM matrix calculating |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
