| 基于FPGA的快速RS码的实现 |
| |
| 引用本文： | 王波,孙一,冯为,金西.基于FPGA的快速RS码的实现[J].电子测量技术,2009,32(6):143-147. |
| |
| 作者姓名： | 王波 孙一 冯为 金西 |
| |
| 作者单位： | 中国科学技术大学物理系微电子学教研室,合肥,230026 |
| |
| 摘 要： | RS码是一种有效的差错控制编码，它能够纠正数字信号在传输和存储过程中产生的突发、随机等错误，保证数据传输和存储的有效性。利用FPGA能快速经济地把电路描述转换为硬件实现的特点，本文采用Top-Down的方法对RS码进行了FPGA的设计实现。所有结构模块均实现RTL级建模，并对其中乘法器模块和BM迭代单元给出了详细的描述。最后利用EDA工具对整个模块进行了验证综合，结果表明，符合设计需求，该方案能很好地实现RS码，并且占用硬件资源少、速度快，工作频率能达到100MHz。
|
| 关 键 词： | RS码 融 查找表 BM算法 生成多项式 |
Design of fast RS code based on FPGA |
| |
| Wang Bo,Sun Yi,Feng Wei,Jin Xi.Design of fast RS code based on FPGA[J].Electronic Measurement Technology,2009,32(6):143-147. |
| |
| Authors: | Wang Bo Sun Yi Feng Wei Jin Xi |
| |
| Affiliation: | (Institute of Mieroelectronies Department of Physics, USTC, Hefei 230026) |
| |
| Abstract: | |
| |
| Keywords: | FPGA |
| 本文献已被 维普 万方数据 等数据库收录！ |
|
