|
|||||
|
|
| 基于Wishbone片上总线的IP核的互联 | |
| 引用本文： | 陈光武,范多旺,于超,石文静.基于Wishbone片上总线的IP核的互联[J].微计算机信息,2009,25(20). |
| 作者姓名： | 陈光武 范多旺 于超 石文静 |
| 作者单位： | 兰州交通大学光电与智能控制教育部重点实验室,730070 |
| 基金项目： | 国家"863"计划资助项目，基金申请人:范多旺，项目名称:铁路车站全电子控制关键技术与成套装备，基金颁发部门:科技部 |
| 摘 要： | 以FPGA技术为基础,以Verilog HDL为载体,设计了遵守Wishbone片上总线规范的IP核接口,实现了片上系统的IP核互联. |
| 关 键 词： | Wishbone总线 可编程门阵列 片上系统 |
Interconnection between IP Cores Based on Wishbone Bus |
|
| Abstract: | |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ | |