排序方式: 共有76条查询结果,搜索用时 15 毫秒
1.
雷达系统中天线控制电路完成上位机的初始化和扫描角度控制,要求具有高可靠性和低静态电流,用专用集成电路进行设计具有明显优势.采用Verilog HDL语言描述了系统的逻辑功能,超前进位结构的加/减法器提高了电路的工作速度.利用0.6 μm CMOS工艺完成了天线控制电路的物理实现,芯片面积为1.695 mm×1.631 mm. 相似文献
2.
在芯片设计中采用IP(intellectual property)技术是IC设计发展到SOC时代的必然选择,建立IP库能为以后的设计节省大量的人力,提高设计效率.基于这样的思想,针对PCI接口使用的广泛性,讨论了基于FPGA的PCI总线目标接口IP核的设计技术.从PCI协议的介绍、总体设计思路、各功能模块设计、电路仿真等角度对IP核的设计方法进行了介绍,并着重介绍了状态机的设计.仿真的结果表明,该IP核在功能和时序上符合PCI技术规范,达到了预定的目标. 相似文献
3.
提出应用FPGA设计PLC位信息输出与读取控制器的思路。该控制器执行输出位信息相关命令时,在内部时序脉冲控制下按照Y编号地址自主完成位信息在位存储单元的寻址和读写操作;论述了控制器的电路构成和基本原理,应用Verilog HDL语言实现硬件电路的构建与连接;测试表明,该控制器在PLC用户程序执行过程中可以自主将位信息按要求输出和读取,使输出位信息命令的执行与系统其它功能模块实现并行处理,提高了PLC执行指令序列的速度,缩短了PLC扫描周期。 相似文献
4.
CDMA2000 1x基带成形滤波器——一种低复杂度的设计和实现 总被引:1,自引:0,他引:1
本文采用查找表法实现了cdma20001x脉冲成形滤波器,相对于传统的滤波器设计方法,本文充分利用了滤波器系数对称的特性,并考虑到4倍过采样是采用内插三个零来完成这一特点,巧妙设计了数据查找存储表,节省了大量硬件资源.整个系统用verilog HDL语言RTL级描述.系统经过了FPGA验证并给出了仿真结果. 相似文献
5.
为了提高PCB测试机的测试速度,简化电路板的设计,提高系统的可重构性和测试算法移植的方便性,提出了一种基于FPGA的PCB测试机的硬件控制系统设计方案.设计中选用Altera公司的现场可编程门阵列(FPGA)EPIK50,利用EDA设计工具Synplify、Modelsim、QuartusⅡ以及Verilog硬件描述语言,完成了控制系统的硬件设计及调试,解决了由常规电路难以实现的问题. 相似文献
6.
基于FPGA的快速除法算法设计与实现 总被引:1,自引:0,他引:1
介绍了一种新的除法算法,该算法是利用Taylor展开公式的近似,采用两次乘法操作和一张较小的查找表.整个算法采用verilog语言描叙,设计灵活、实现简单.仿真结果表明该算法具备较高的精度与较快的运算速度. 相似文献
7.
基于断言的验证方法在UART模块中的应用研究 总被引:1,自引:1,他引:0
介绍了一种易于实现的基于断言的验证(ABV)方法,即经过5个步骤在设计文件中插入断言,使仿真器在仿真过程中监视设计中的关键功能点.该方法在UART的寄存器传输级(RTL)模型功能验证中的应用,实验中使用SVA描述设计属性.实验证明,这一方法提高了设计的可观察性,适用于数字集成电路功能验证. 相似文献
8.
数字太阳敏是卫星姿态控制系统的敏感部件,对提高小卫星数字太阳敏系统的可靠性及精度具有重要意义.提出了基于FPGA的高可靠数字太阳敏算法,首先介绍了数字太阳敏系统原理,分析得出FLASH型FPGA的高可靠性能;然后利用Verilog HDL语言编写图像高斯滤波算法、太阳光斑质心提取算法,并设计了数字太阳敏系统的标定方法.实验结果显示:角度更新速率大于35 Hz,测量范围为-60°~+60°,测量精度优于0.03°,验证了数字太阳敏系统设计的合理性,表明其能够满足数字太阳敏设计要求,提高了小卫星姿态控制精度. 相似文献
9.
图像DVI输出的FPGA实现 总被引:3,自引:0,他引:3
提出了一种专用图像处理卡中的图像输出子系统的设计方法,详细描述了设计流程和思考方式。他采用双握手机制、精度计数器,多频率锁相环等技术在FPGA(EP1S10)中实现了通用DVI控制模块,并通过DVI转换芯片SII164实现多格式DVI图像输出,其输出符合DVI协议和VESA通用时间公式。通过对参数的调整该子系统能很好地完成非标准图像处理领域中对特殊格式输出的需要。同时从VESA通用时间公式出发,讨论了参数的计算公式,给出了标准的计算方法。 相似文献
10.