| CMOS ASIC设计中减小时延的途径 |
| |
| 引用本文： | 孙永节,徐炜遐.CMOS ASIC设计中减小时延的途径[J].计算机工程与科学,1995,17(4):75-78. |
| |
| 作者姓名： | 孙永节 徐炜遐 |
| |
| 作者单位： | 国防科技大学 |
| |
| 摘 要： | 工作主频是ＡＳＩＣ最重要的设计指标之一，而减小延迟是提高主频的基本途径。本文人逻辑和工程设计的角度介绍减小路径延迟的主要方法。
|
| 关 键 词： | ASIC，负载，延迟，驱动能力，划分． |
Approaches to Reducing Time Delay in CMOS ASIC Design |
| |
| Sun Yongjie and Xu Weixia.Approaches to Reducing Time Delay in CMOS ASIC Design[J].Computer Engineering & Science,1995,17(4):75-78. |
| |
| Authors: | Sun Yongjie and Xu Weixia |
| |
| Affiliation: | National University of Defense Technology |
| |
| Abstract: | Main frequency is one of the most important targets of ASIC designand the reduction of time delay is the basic method of increasing main frequncy.This pa-per describes commonly used ways to reduce path delay. |
| |
| Keywords: | ASIC load dtelay driving force partition |
| 本文献已被 CNKI 维普 等数据库收录！ |
| 点击此处可从《计算机工程与科学》浏览原始摘要信息 |
|
点击此处可从《计算机工程与科学》下载全文 |
