基于精确时钟协议的多时钟源时钟同步实现

精确时钟协议(precision time protocol,PTP)由网络测量和控制系统的精确时钟同步协议标准(IEEE 1588)定义,借助网络通信和本地计算等技术实现分布式系统中的高精度时钟同步.虽然PTP系统可以通过纯软件的方式在局域网络内实现亚微秒级的时钟同步,却难以满足对时钟同步性能有更高要求的通信传输网络...     

基于IEEE 1588精确时钟同步软件实现

IEEE 1588协议为分布式系统的时钟精确同步提供了一种有效可行的解决办法。为了达到低成本高精度的目的,充分利用Linux操作系统特性,在不依靠专用硬件的支持下对时钟本身的计时、时间戳标记、误差抑制提出详细分析和设计;通过不同网络条件下的同步实验,证明函数补偿、负载均衡等对于性能提升和误差抑制都有很大的帮助。结果表明,软件实现方案完全可以满足大部分的时钟同步需求。     

一种基于IEEE1588协议的从时钟自补偿算法

随着网络技术的发展,分布式系统对时间同步的要求越来越高,IEEE1588协议正是为实现精密时钟同步而设计的。本文在系统介绍IEEE1588时钟同步原理的基础上,提出了一种提高同步精度的从时钟频率自补偿算法。该算法在继承IEEE1588协议本身特点的前提下,采用从时钟硬件时钟计时频率自调节的方法解决了每两次PTP同步之间时钟漂移偏差逐步扩大的问题。算法在自行设计的协议栈中进行了验证,测试结果表明,算法的引入有效的提高了同步的精度。     

LXI总线仪器时钟同步网络接口设计与实现

新一代仪器总线LXI具有良好的同步性能,IEEE1588便是背后的关键技术。文章首先分析了IEEE1588的原理,然后提出FPGA硬件辅助实现的＂硬＋软＂设计方案。设计并实现LXI设备时钟同步接口电路和FPGA逻辑电路。测试结果表明,此方案可以使LXI设备间的同步精度小于200ns。     

1588时间同步技术在PON系统中的实现

介绍了IEEE1588时间同步技术实现的核心机制,分析了1588时间同步技术在PON系统中实现和应用中面临的问题,如频率同步、时间戳技术、最佳主时钟算法等相关问题。提出了在一种PON系统中实现1588时间同步技术的具体解决方案,得到的实验数据验证了该解决方案的可行性。     

基于ARM-WinCE平台的时钟同步设计

时钟同步是分布式系统的核心技术之一,为实现基于ARM-WinCE嵌入式系统平台的测试仪器组建分布式测试系统,在介绍IEEE1588精确时钟协议基本原理的基础上,提出了使用具有IEEE1588协议硬件支持功能的DP83640以太网物理层收发器在基于ARM-WinCE的嵌入式系统平台上实现时钟同步的设计方案,给出了硬件设计的接口电路和软件设计框架。经测试该方案可达到不低于1μs的同步精度。     

基于IEEE1588协议的局域网精确时钟同步研究

文章首先介绍IEEE1588时钟同步基本原理,然后搭建了在ARM11微处理器S3C6410A下采用WinCE6．0系统的测试平台。在该测试平台下,给出了时钟同步的纯软件和硬件辅助设计．硬件辅助设计中采用了半导体芯片DP83640。经过测试,纯软件设计的时钟同步精度可达次毫秒级,而硬件辅助设计的时钟同步精度可达到次微秒级。     

IEEE1588时钟同步系统的PID控制实现路径

本文简要阐述了IEEE1588时钟同步系统其工作原理,分析了同步系统定时性能受什么因素的影响,提出了在随机大网络延迟抖动情况下,采用PID方法对其进行相位调整的。结果表明,让时钟定时精度在定时系统精度指标范围内稳定可以使用该方法。     

基于IEEE1588协议的局域网精确时钟同步研究

文章首先介绍IEEE1588时钟同步基本原理,然后搭建了在ARM11微处理器S3C6410A下采用WinCE6.0系统的测试平台。在该测试平台下,给出了时钟同步的纯软件和硬件辅助设计,硬件辅助设计中采用了半导体芯片DP83640。经过测试,纯软件设计的时钟同步精度可达次毫秒级,而硬件辅助设计的时钟同步精度可达到次微秒级。     

基于DP83640的以太网时钟同步方法设计

针对当下以太网在军事、工业等领域中的定时同步能力不足,精度不高的问题,设计一种高精度时钟同步协议的高可信的时钟同步接口电路.目前主流的精度最高的是IEEE1588精确时钟同步协议;深入研究分析IEEE1588协议的最佳主时钟算法和主从时钟同步原理,提出了基于DP83640的以太网时钟同步方法,提供了一种在物理层加盖时间...     

基于硬件时间戳的IEEE1588时间同步技术的一种实现方法

本文简要分析了IEEE1588协议的时间同步原理,从工程实践的角度提出了一种基于现场可编程逻辑门阵列(FPGA)的IEEE1588时间同步技术的实现方法,给出了实现方案和框图。重点分析了采用FPGA实现硬件时间戳的方法,并给出相应的仿真结果。     

基于FPGA的高精度IEEE1588时间戳的设计与实现

简单介绍了IEEE1588协议的时间同步机制,提出了一种在物理层内部标记时间戳的方案,并采用FPGA设计实现了支持时间戳标记电路的10G Base-R PHY,仿真和测试结果表明这种PHY具有最多一个时钟周期的延迟抖动,极大地降低了网络延时抖动对时间同步精度的影响,满足高精度时间同步的要求.     

基于IEEE 1588的时钟同步技术在分布式系统中的应用

为实现分布式系统高精度同步数据采集及实时控制,提出一种基于IEEE 1588协议的分布式系统时钟同步方法。通过分析影响同步精度的因素,采用FPGA设计时间戳生成器,并且采用晶振频率补偿时钟解决时间戳的精确获取和从时钟相对主时钟的频率纠偏等问题。     

基于TMS320DM642的硬件实现IEEE1588时钟同步

采用美国国家半导体公司推出的专用集成有IEEE1588精准时钟协议硬件支持功能的以太网收发芯片DP83640,通过在物理层标记PTP时钟同步报文发送和到达的时刻,与TI公司的内置以太网媒体接入控制器(MAC)功能的TMS320DM642芯片连接实现高精度的时钟同步功能。     

基于工业网络的分布式时钟同步算法研究

为了实现工业控制过程中的时钟同步,基于以太网的网络通信协议IEEE1588标准,作为以太网中使用最广的时钟同步算法,已经具有十分精确的同步性。IEEE1588使用集中式同步方法,导致如果有一个发送给主时钟的结点发生故障时,将会影响到网络中其余结点的同步性能,某些结点的时钟出现不同步会引起同步控制系统的瘫痪。采用把IEEE1588与FlexRay同步算法结合的分布式同步方法实现时钟同步的机制,结果证明该算法更加适合于工业通信协议的时钟同步。     

一种精确帧同步算法及FPGA实现

帧同步算法通过检测帧头信息,使接收机从接收数据流中提取帧起始时刻和初始频偏,以引导解调环路恢复出有效数据。本文首先简要介绍了基于相关的经典帧同步算法原理,然后分析了信道环境对相关性能的影响,最后详细描述了一种经过改进的精确帧同步算法及其FPGA实现结果。该算法综合采用了分段本地相关、分段延迟相关和动态检测门限,有效解决了在大频偏和强噪声环境下的捕获虚（漏）警问题,并通过过采样和平滑提高了帧起始时刻与初始频偏的捕获精度,使解调环路锁定更快。测试表明,该算法复杂度适中,在低信噪比、高频偏环境下也具有优异性能,适合应用于卫星通信接收机。     

L-DACS1系统定时同步的FPGA设计与实现

针对航空信道的复杂性和对信号干扰较大的问题,利用L-DACS1反向链路随机接入帧结构的特点,研究了粗定时同步与精定时同步的算法,并基于现场可编程门阵列（FPGA）在Apex-CPCI-5610通信开发板上实现了这种算法,应用于实际的项目上.测试结果表明,该方法能够精确得到定时同步的位置且系统工作稳定,能够满足L-DACS1系统的设计要求.     

基于FPGA的数字电子钟设计

采用FPGA进行的数字电路设计具有更大的灵活性和通用性,已成为目前数字电路设计的主流方法之一.本文给出一种基于FPGA的数字钟设计方案.该方案采用VHDL设计底层模块,采用电路原理图设计顶层系统.整个系统在QuartusⅡ开发平台上完成设计、编译和仿真,并在FPGA硬件实验箱上进行测试.测试结果表明该设计方案切实可行.