H.264高清视频编码器的设计与实现

针对高清视频庞大的数据量以及H.264编码器复杂的编码结构引起的低编码速率的问题,对影响算法编码速率的原因进行了深入分析,并设计了高效的多核并行方案,进而充分利用TMS320C6678的多核性能,并结合TMS320C6678的运算存储特性,对H.264编码器进行了多方面的优化,最终使H.264编码器对720P高清视频序列编码速率从1.2 fps增加到27.2 fps,更加贴近于实际应用。     

基于HDLC协议的图像实时压缩传输技术研究

针对航天某领域视频监测需求,解决在图像传输过程中误码率较高,传输链路可靠性较低的问题,提出了一种基于HDLC协议的图像实时压缩传输系统。在给出系统体系结构的基础上,对视频压缩算法、码流控制和环形缓冲区算法进行了研究分析,介绍了图像实时压缩传输技术的设计和软件实现方法,采用多线程技术设计了两种视频监测模式,采取编码器结构优化和压缩算法优化等技术途径,保证图像压缩的实时性和正确性,实现了多路视频的单路切换和多路并行两种模式下的视频监测技术。该系统保证了码流的平稳发送并按照HDLC协议传输至测试台控制单元中,连续运行5小时内无图像丢帧,并能够准确的表达剧烈突变的运动,性能可靠,在应用中取得了良好的效益。     

H.264视频编码及车载图像设备的压缩系统设计

为实现行驶车辆向指控中心无线传输图像的功能,开发一套基于TMS320C6201的H．264嵌入式图像压缩系统;重点阐述在TMS320C6201上实现H．264实时视频编码过程中,对算法程序的开发及优化所做的工作。     

基于TMS320C6678的双网卡研究与驱动实现

为了将TMS320C6678处理器应用于与多个网络设备交互的场景中,本文研究了该处理器的双网卡模式的工作机制,给出了详细的驱动实现,并在TI的EVM6678L公板上完成了测试,测试结果证明双网卡驱动是成功的.     

一种基于TMS320C6678多核处理器的JPEG实时解码优化算法

针对电子信息系统应用中数字视频的实时处理要求,在解析JPEG解码原理的基础上,针对多核DSP的系统架构,提出了多核DSP任务并行设计方法,设计了基于TMS320C6678的JPEG解码系统,实现了解码任务并行流水和核间高效通信。实验结果表明,基于TMS320C6678的JPEG解码系统的实时处理能力有很大提升,在电子信息系统数字视频传输与处理领域有广泛应用前景。     

基于DSP的实时图像数据采集系统设计

以TI公司的TMS320C6416为核心处理器,提出一套嵌入式实时图像采集系统的设计方案。对硬件设计、工作流程、软件编程等关键问题进行详细的分析与讨论。     

基于DSP—TMS320C62X实现的实时脉冲压缩

首先简述了脉冲压缩技术的原理,而后提出用TMS320C62x实现实时脉冲压缩的方法,并给出了相应的硬件框图、软件流程图以及实验结果的波形图。实践表明,该方法具有的快速稳定、结构简单、性能价格比较高等特点。     

基于双CPU的实时光电图像识别系统

提出并设计一种新型的基于双CPU技术的光电图像识别系统,该系统主要由目标图像采集与处理模块、光电相关联合变换模块以及自动识别模块组成。采用TMS320C6416与FPGA完成目标图像的采集与处理,采用ARM9处理器S3C2440完成对相关功率谱的采集与目标图像识别。与传统光电图像识别系统相比,该系统实时性和精度更高,并可实现智能化和网络化。     

光电经纬仪组网实时定位算法及性能分析

在研究多部光电经纬仪组网测量目标三维空间坐标算法的基础上,给出了一种利用正交矢量算法进行目标实时定位的方法,推导出定位精度公式,并验证其性能.运用蒙特卡洛实验方法对三种定位算法在三台光电经纬仪不同测量误差、不同站址坐标和目标不同轨迹条件下,进行定位精度仿真,得出其误差分布曲线,最后计算出三种定位算法在不同基站数目下的执行效率.仿真和计算结果表明,算法可以有效地提高光电经纬仪组网测量的定位精度,并且具有实时性强、精度整体稳定等优点,能够满足光电组网跟踪测量系统对运动目标高精实时定位的要求.     

基于TMS320C6678的双以太网UDP通讯系统设计与实现

单一的以太网通信一旦故障无法迅速恢复,极易给对通信可靠性要求很高的现代武器系统带来质量隐患。以TMS320C6678多核DSP为处理器的双以太网主板,应用了SYS/BIOS实时系统软件内核,设计了一套双以太网UDP通讯系统,进行了严格的数据帧格式规定,设计了应答帧及帧重发机制和主从端口双收双发机制,在某型定位瞄准系统上进行了应用。应用结果表明:双以太网UDP通信冗余设计显著提高了系统的通信可靠性,效果良好。     

基于VEGA的光电经纬仪仿真的研究与实现

为了实现计算机对光电经纬仪的仿真,采用了一种基于MultiGen Vega环境开发虚拟现实仿真系统的方法.以光电经纬仪和目标的数学模型为理论基础,通过CREATOR建模工具建立相对应的仿真模型对象,利用VEGA驱动仿真模型,并在VC6.0的编程环境下实现仿真程序的开发.仿真系统全面仿真了经纬仪对空中目标跟踪定位的工作情况,仿真结果表明,和实际数据基本一致,对实际系统的研究具有重要的指导意义.     

激光通信在光电经纬仪中的应用

提出了一种采用近距离激光通信系统来代替经纬仪上导电环这一结构进行机上、机下部分的信号传输,并以单路通信实验对该方案进行了验证.本方案的提出,将改变光电经纬仪内部数据传输的传统的形式,增加通信带宽,减小设备的体积,使之适合于光测设备未来发展的要求.     

车载光电经纬仪高精度定位系统设计

本文介绍一种应用于车载光电经纬仪的高精度定位系统,该系统采用差分GPS定位技术,可以使车载光电经纬仪实时的获得厘米级的自身位置坐标,从而极大的提高车载光电经纬仪的机动性,同时该系统还可以实现高精度授时,作为经纬仪内部工作时序基准及站间通讯时间基准。     

基于RTX的某光电装备图像处理实时性研究

针对现有光电跟踪设备一体化水平低、实时性的不足的现状,提出基于RTX技术的光电跟踪设备图像处理系统的并行处理方法。对原有图像处理系统的任务进行重新划分,利用共享内存来实现图像处理模块与图像存储模块间的数据交换。最后搭建系统的试验平台,对改善前后图像处理的实时性进行了比较,给出系统仿真结果。实验结果表明：利用RTX实时扩展技术大幅度提高了系统图像处理的实时性和有效性,RTX在图像处理速度上比Windows系统快300%左右,图像处理时间的上下浮动由几十个微秒下降到几个微秒。基本能够满足该光电跟踪设备对实时处理快、精度高、稳定性好等要求。     

基于DSP的实时数据无损压缩实现

为了提高数据的传输效率,同时保证压缩后信息的完整性,本文基于 DSP 对实时数据无损压缩算法实现的具体方法和关键技术,从硬件和软件两个方面进行了相关分析,并对无损压缩的相关算法进行了比较。采用算术编码(ARC)进行了相应的压缩。最后通过实验,对压缩时间和压缩去除率进行了分析。结论证实本方案切实可行,各项指标满足系统要求。     

一种机载高分辨率图像实时压缩系统的设计

为解决机载高分辨率图像的实时压缩问题,提出了一个基于FPGA+PowerPC的高分辨率图像实时压缩系统的设计方案。本系统主控采用PowerPC处理器,压缩芯片采用ADV202,用FPGA实现图像数据流程中各个环节控制,最终输出数据为高性能的静止图像压缩标准JPEG2000格式。     

基于DSP和FPGA的实时图像压缩系统设计

提出了一种基于高频帧摄像头的高频帧实时图像压缩技术,以此技术为基础,使用TMS320CDM642和EP2C35 FPGA相结合,设计了一种高频帧实时图像处理器硬件系统.该系统采用2片SRAM乒乓结构,以及基于TI公司DSP/BIOS和支持XDAIS的JPEG2000压缩算法,实现了100帧/s的压缩速度,系统同时解决了图像压缩中容量和速度的问题,实验了采集和压缩过程的同步进行,大大提高了图像压缩速度.     

A hardware architecture for real-time image compression using a searchless fractal image coding method

In this paper we present a novel hardware architecture for real-time image compression implementing a fast, searchless iterated function system (SIFS) fractal coding method. In the proposed method and corresponding hardware architecture, domain blocks are fixed to a spatially neighboring area of range blocks in a manner similar to that given by Furao and Hasegawa. A quadtree structure, covering from 32 × 32 blocks down to 2 × 2 blocks, and even to single pixels, is used for partitioning. Coding of 2 × 2 blocks and single pixels is unique among current fractal coders. The hardware architecture contains units for domain construction, zig-zag transforms, range and domain mean computation, and a parallel domain-range match capable of concurrently generating a fractal code for all quadtree levels. With this efficient, parallel hardware architecture, the fractal encoding speed is improved dramatically. Additionally, attained compression performance remains comparable to traditional search-based and other searchless methods. Experimental results, with the proposed hardware architecture implemented on an Altera APEX20K FPGA, show that the fractal encoder can encode a 512 × 512 × 8 image in approximately 8.36 ms operating at 32.05 MHz. Therefore, this architecture is seen as a feasible solution to real-time fractal image compression.

光电经纬仪对心偏差引起的方位测角误差补偿方法

针对经纬仪测量过程存在的对心偏差问题,分析了经纬仪对心偏差对方位测角误差的影响规律,建立了相应的误差补偿模型。通过在经纬仪下方固连CCD摄像头检测对心偏差大小和方向,利用建立的误差补偿模型对对心偏差引起的方位测角误差进行补偿。并对补偿模型本身存在的误差进行了研究,表明其满足经纬仪高精度测角要求。相比传统的对心方法,在同等测角精度要求下,误差补偿的方法降低了测角时与目标的距离的限制,提高了经纬仪方位测角的自动化程度,缩短了操作时间。     

基于多DSP的遥感图像实时压缩系统设计

随着遥感技术的发展,对高分辨率的遥感图像实时压缩的需求日益迫切。设计了高性能的图像压缩系统,由8片ADSP-TS201为核心处理器和2片FPGA组成,可提供高达28.8 GFLOPS的峰值浮点运算能力。该平台采用PCIE总线作为外部接口,具有良好的可扩展性和强大的数据交换能力;各处理器采用Link Port互联,形成松耦合结构,可实现高速传输、实时处理和大容量存储三者的平衡,具有良好的可重构性和通用性。最后采用该系统实现JPEG2000压缩,实验结果表明,该压缩系统无损压缩速率可达6.2 Mpixels/s,非常适用于高分辨率、高质量遥感图像压缩领域。