L-DACS1系统定时同步的FPGA设计与实现

针对航空信道的复杂性和对信号干扰较大的问题,利用L-DACS1反向链路随机接入帧结构的特点,研究了粗定时同步与精定时同步的算法,并基于现场可编程门阵列(FPGA)在Apex-CPCI-5610通信开发板上实现了这种算法,应用于实际的项目上。测试结果表明,该方法能够精确得到定时同步的位置且系统工作稳定,能够满足L-DACS1系统的设计要求。     

L-DACS1系统定时同步的FPGA设计与实现

针对航空信道的复杂性和对信号干扰较大的问题,利用L-DACS1反向链路随机接入帧结构的特点,研究了粗定时同步与精定时同步的算法,并基于现场可编程门阵列（FPGA）在Apex-CPCI-5610通信开发板上实现了这种算法,应用于实际的项目上.测试结果表明,该方法能够精确得到定时同步的位置且系统工作稳定,能够满足L-DACS1系统的设计要求.     

突发OFDM系统中同步算法的FPGA实现

根据突发OFDM系统的特点,提出了一种具有实用价值的同步实现方法。具体分析了突发OFDM系统中利用PN序列联合实现符号定时同步和小数频偏同步的算法,并阐述基于FPGA的实现过程。由Verilog HDL语言描述的同步模块由复数乘法模块,求和累加模块,比较判断模块和CORDIC模块等构成。系统采用Xilinx ISE 10.1来完成开发,同时给出了其在ModelSim SE 6.2b下的仿真结果,结果表明该方案是完全可行的。     

基于FPGA的OFDM符号同步设计及实现

正交频分复用（OFDM,Orthogonal Frequency Division Multiplex）技术作为未来移动通信系统的关键技术而成为当今无线通信领域的研究热点。但OFDM技术对频偏、定时和相位噪声敏感,较小的同步偏差即会导致系统的误码性能恶化,甚至通信失效。提出一种具有实用价值的符号同步简化算法,并详细阐述基于现场可编程门阵列（FPGA）的实现过程。仿真结果表明：该电路有较高的同步精度,通过量化及制定门限值等简化方法可有效减少对芯片资源的占用,节省传输带宽。     

基于FPGA技术实现的OFDM基带调制系统

OFDM基带调制的目的是将高速的串行数据流转换成并行的低速数据流,再调制到频谱是正交重叠的子载波上进行传输,以便于提高频谱利用率。OFDM可以采用IFFT/FFT实现调制解调,在本设计中采用FPGA技术可以比较容易地实现OFDM通信系统的的调制器部分。整个系统包括RS编码、交织、QAM星座映射,IFFT和插入CP等模块,经过仿真验证:提高了系统的处理速度,具有较高的应用价值。     

基于PN序列帧的同步分析及FPGA实现

阐述了一种导频叠加的OFDM同步方法,利用具有良好的自相关性PN序列实现时偏和频偏估计。在多径信道条件下,通过Matlab仿真能较好地实现同步。然后利用Altera公司的芯片在QuartusII8．0工具平台上实现了OFDM同步的硬件设计,最后进行了电路仿真。     

一种OFDM剩余载波频偏估计算法的FPGA实现

分析了正交频分复用(OFDM)系统中剩余载波频偏在FFT之后对解调数据的影响,利用OFDM符号中插入的离散导频符号,对剩余频偏进行估计。在对算法进行仿真分析的基础上,提出了算法的现场可编程门阵列(FPGA)实现方案。整个设计过程在QuartusⅡ平台下进行,包括VHDL语言编程、逻辑综合和时序仿真,结果和理论分析相一致,可以用来对剩余频率偏差进行有效的纠正。     

基于FPGA的OFDM系统信道估计算法的设计

研究了OFDM系统信道估计算法的FPGA实现.首先探讨OFDM系统及其信道估计算法,然后采用VHDL硬件描述语言对OFDM系统中的发送端和接收端的各个模块进行实现,在接收端利用基于导频的信道估计算法得出发送端的数据,并且在Quartus II软件开发环境下对VHDL代码进行波形仿真与综合验证,最后选用以ALTERA公司生产的Cyclone II系列的EP2C35F672C6为核心的硬件平台上进行硬件设计.     

OFDM中的FFT模块设计及其FPGA实现

提出了一种适用于OFDM系统FFT模块的FPGA实现方法。用硬件描述语言Verilog HDL进行了描述,用ISE6．2i工具完成了设计的输入、综合及布局布线,并用Xilinx SpartanⅡFPGA进行了验证。结果表明,所设计的FFT模块在精度和资源上达到了预期目标,具有简单、高效的特点,可以满足某些OFDM系统的需求。     

L-DACS1系统时域加窗算法及其 FPGA 实现

L 频段宽带航空数据链系统（L-DACS1）是未来 L 波段航空数据通信系统的候选方案之一。针对 L-DACS1系统协议规范,提出了一种基于正交频分复用技术（OFDM）的时域加窗算法来抑制 L-DACS1系统的带外功率辐射,改善系统的载波间干扰（ICI）。通过仿真对算法性能进行了分析,并通过 FPGA 实现验证了算法在 L-DACS1系统中应用的有效性。结果表明,算法可以有效抑制 L-DACS1系统的带外功率辐射,降低系统的频偏敏感性,明显改善系统性能。     

TD-LTE多带宽数字下变频设计与FPGA实现

分时长期演进( TD-LTE )系统为了满足各种环境的需要,支持6种不同的带宽和基带速率。为了满足TD-LTE系统多带宽和多速率的要求,设计了一种兼容TD-LTE多带宽和多速率的多带宽数字下变频方案。方案中采用了时分复用技术、抽取滤波的合理搭配和高性能滤波器实现了资源优化和输出信号的高信噪比。此外,对数字混频器和抗混叠滤波器进行改进,设计出了基于坐标旋转数字计算法( CORDIC)的流水线型混频器和高速并行可配置滤波器。软件仿真和硬件测试证明了TD-LTE多带宽数字下变频的正确性,且具有灵活性、高性能和低资源消耗的特点以及较高的工程实用价值。     

L-DACSl系统随机接入信道设计与实现

L波段航空数字通信系统（L-DACS, L-band Digital Aeronautical Communication System）是为解决民航地空通信需求,由国际民航组织（ICAO）提出的未来航空通信系统。这里基于L-DACSl系统协议内容,给出了系统随机接入（RA,Random Access）信道物理层传输方案。传输方案设计主要参照正交频分复用（OFDM, Orthogonal Frequency Division Multiplex）系统结构,详细介绍了物理层参数及RA信号类型,给出接收端定时、载波同步和信道估计等关键模块算法。最后分别使用MATLAB和FPGA对方案进行仿真,仿真结果表明该方案设计的系统具有可行性。     

基于L频段数字航空通信系统1的F-OFDM波形设计

随着航空飞行器种类和数量的激增以及第五代(5G)移动通信系统和物联网(IoT)时代的到来,下一代航空无线通信系统面临着高安全性、大传输容量、低延时、强鲁棒性、高灵活性和综合业务提供等新的挑战.为此,提出了一种基于L频段数字航空通信系统1(L-DACS1)的滤波正交频分复用(F-OFDM)波形设计方法并探讨了可能的技术演进路径.首先引入了认知无线电、非连续载波干涉码OFDM和滤波器的思想,然后针对不同航空飞行器用户动态自适应配置波形参数.仿真结果表明,该方法得到的系统波形具有较低的带外辐射功率、优良的块误码率性能和较高的吞吐量增益.     

基于FPGA的FIR数字滤波器设计与实现

简要介绍了FIR数字滤波器的结构特点和基本原理,提出基于FPGA和DSP Builder的FIR数字滤波器的基本设计流程和实现方案。在Matlab/Simulink环境下,采用DSP Builder模块搭建FIR模型,根据FDATool工具对FIR滤波器进行了设计,然后进行系统级仿真和ModelSim功能仿真,其仿真结果表明其数字滤波器的滤波效果良好。通过SignalCompiler把模型转换成VHDL语言加入到FPGA的硬件设计中,从QuartusⅡ软件中的虚拟逻辑分析工具SignalTapⅡ中得到数字滤波器实时的结果波形图,结果符合预期。     

OFDM系统中FFT算法的FPGA设计与实现

针对FFT算法在OFDM系统中的应用,对一般的FFT算法进行比较分析,设计了一种便于FPGA硬件实现的基4 FFT算法结构。该实现结构的设计以简化电路结构,节省硬件资源,便于扩展维护为目的,以第一级运算为基础实现多级FFT运算,采用了电路复用技术,以一种新的数据排序方式实现正序输入,正序输出,简化旋转因子的排列,并对一些相关的关键技术进行了设计改进。本设计在ISE10.1平台采用VHDL语言编程实现,并通过了仿真验证。     

一种基于FPGA的雷达数字信号处理机设计与实现

结合具体的雷达导引头型号项目,从数字信号处理机的原理出发,根据项目的要求提出了一种基于DBF技术的某型导引头信号处理机设计方案,方案以Xilinx公司Virtex4SX55FPGA作为数字信号处理的核心器件,实现对6阵元阵列天线接收的回波信号进行实时采集和处理。对系统硬件和软件总体设计及基频信号产生模块、回波信号采集模块、控制信号产生模块和时钟电路模块的具体设计进行了详细介绍。最后在暗室环境对系统进行了测试,测试结果表明系统达到了设计要求。     

L-DACS1中高速多模式RS编码的FPGA实现

L频段宽带航空数据链系统（L-DACS1）是未来L波段航空数据通信系统的候选方案之一。这里基于L-DACS1系统协议内容,为了降低信道的噪声和畸变与多普勒频移的影响,采用具有良好差错控制能力的多模式RS编码进行信道纠错。通过仿真对多模式RS编码算法性能进行了分析,并通过FPGA实现验证了算法在L-DACS1系统中应用的有效性,结果表明,多模式RS编码器可以实时地调整模式,高效稳定地进行差错控制,满足L-DACS1高速传输仍保持稳定的要求。