亚阈值超低功耗数字电路研究进展

基于亚阈值的超低功耗数字电路与系统正在兴起。为了全面阐述和剖析亚阈值电路的研究状况,调研了亚阈值电路的设计发展过程,阐述了亚阈值电路设计的发展趋势。针对亚阈值电路研究中的主要问题,给出了设计实例。比较了亚阈值电路中的典型设计方法学,并针对两种设计方法分析其优势和劣势。对目前亚阈值电路的研究热点作了阐述,指出其中存在的一些问题及研究方向。     

超深亚微米数字电路的低功耗设计

随着集成电路逻辑复杂度日益提高,而工艺尺寸进入了超深亚微米数量级,低功耗设计已经成为整个SOC设计中关键的问题之一.电源电压是影响功耗的最重要因素,而阈值电压、体偏压和时钟频率也对功耗有影响.目前,对于数字电路,已经研发出一些有效地进行功耗管理,降低功耗的技术,并已应用于具体项目中.本文首先综述性地介绍几种低功耗设计方法,包括:多阈值电压CMOS技术;多电源电压;门控时钟;动态电压频率调制;动态体偏压调制;加入电源门控、以及状态可保持的电源门控技术,并逐一讨论了它们对降低功耗的具体作用.最后,针对最新的基于通用功耗格式的状态保持电源门控技术,本文概述其实现步骤.     

CMOS数字电路低功耗的层次化设计

随着芯片上可以集成越来越多的管子,电路规模在不断扩大,工作频率在不断提高,这直接导致芯片功耗的迅速增长,无论是从电路可靠性来看,还是从能量受限角度来讲,低功耗都已成为CMOS数字电路设计的重要内容。由于不同设计抽象层次对电路功耗的影响不同,对各有侧重的低功耗设计方法和技术进行了讨论,涉及到工艺,版图,电路,逻辑,结构,算法和系统等不同层次。在实际设计中,根据具体应用环境,综合不同层次全面考虑功耗问题,可以明显降低电路功耗。     

超高频RFID标签数字电路的低功耗设计

无源标签的识别距离主要与功耗有关,因此降低标签的功耗成为设计者重点关注的目标。采用门控时钟、算法优化、行波计数器、低阈值电压以及功耗管理单元等低功耗技术,对基于ISO/IEC 18000-6C标准协议的超高频RFID标签芯片的数字电路进行功耗优化。仿真结果显示,在1.8 V工作电压下,电路功耗为12.3 μW,与优化前电路相比,功耗优化率达43.6%,有效降低了标签数字电路的功耗。     

航天器低功耗电源控制器测控单元设计

本文针对航天器电源控制器智能化、低功耗等方面的设计需求,对电源控制器遥测遥控接口单元采用智能化控制设计,依托微处理器内部软件来执行电源系统全任务周期的控制和管理,提高电源系统的效率、可靠性、自主管理能力,并降低系统的静态功耗.     

适用于ASIC的高速低功耗逻辑单元

本文介绍一种ECL电路结构形式的ASIC逻辑单元的设计和应用。该单元使用2.5V的电源,内部开关电流设计为0.5mA,逻辑摆幅设计为340mV,输入输出均采用双向互补信号。它具有信息的基本记忆功能,用它进行多级组合配套设计,可制作不同模数的分频器、寄存器和计数器等。设计灵活,功能强,电路速度快,功耗低,仅为具有相同功能的普通ECL电路的1/30。这些电路可用在通讯机、电子控制系统、电子测量系结中作高速数字锁相环,数字信号处理的专用集成电路。     

新型高可靠性低功耗6管SRAM单元设计

提出一种新型的6管SRAM单元结构,该结构采用读/写分开技术,从而很大程度上解决了噪声容限的问题,并且该结构在数据保持状态下,采用漏电流以及正反馈保持数据,从而不需要数据的刷新来维持数据。仿真显示了正确的读/写功能,并且读/写速度和普通6管基本相同,但是比普通6管SRAM单元的读/写功耗下降了39%。     

一种低压低功耗SRAM/SOI单元设计

提出一种改进4管自体偏压结构SRAM/SOI单元.基于TSUPREM4和MEDICI软件的模拟和结构性能的分析,设计单元结构并选取结构参数.该结构采用nMOS栅下的含p+埋沟的衬底体电阻代替传统6管CMOSSRAM单元中的pMOS元件,具有面积小、工艺简单的优点.该结构可以在0.5V的电源电压下正常工作,与6管单元相比,该单元瞬态响应正常,功耗只有6管单元的1/10,满足低压低功耗的要求.     

一种低压低功耗SRAM/SOI单元设计

提出一种改进4管自体偏压结构SRAM/SOI单元.基于TSUPREM4和MEDICI软件的模拟和结构性能的分析,设计单元结构并选取结构参数.该结构采用nMOS栅下的含p 埋沟的衬底体电阻代替传统6管CMOSSRAM单元中的pMOS元件,具有面积小、工艺简单的优点.该结构可以在0.5V的电源电压下正常工作,与6管单元相比,该单元瞬态响应正常,功耗只有6管单元的1/10,满足低压低功耗的要求.     

一种65 nm CMOS低功耗加固SRAM单元

提出了12管低功耗SRAM加固单元。基于堆叠结构,大幅度降低电路的泄漏电流,有效降低了电路功耗。基于两个稳定结构,可以有效容忍单粒子翻转引起的软错误。Hspice仿真结果表明,与相关加固结构相比,该结构的功耗平均下降31.09%,HSNM平均上升19.91%,RSNM平均上升97.34%,WSNM平均上升15.37%,全工作状态下均具有较高的静态噪声容限,表现出优秀的稳定性能。虽然面积开销平均增加了9.56%,但是,读时间平均下降14.27%,写时间平均下降18.40%,能够满足高速电子设备的需求。     

新型高精度低功耗电荷传输型匹配单元电路

提出了一种新型电荷传输型电路.电路由MOS管及电容组成,在计算相关量的匹配度时,先计算出相关量的差值,然后将此差值放大,使电路的计算精度提高.采用电荷传输型电路的方式,大大降低了电路的功耗.同时,此电路还具有MOS管阈值偏差自动修正功能,最大限度降低了制造工艺带来的误差.1.5μm双层多晶硅双层铝布线标准CMOS工艺所投样片的测试结果表明,工作频率为50Hz时,功耗仅为12μW.     

新型高精度低功耗电荷传输型匹配单元电路

提出了一种新型电荷传输型电路.电路由MOS管及电容组成,在计算相关量的匹配度时,先计算出相关量的差值,然后将此差值放大,使电路的计算精度提高.采用电荷传输型电路的方式,大大降低了电路的功耗.同时,此电路还具有MOS管阈值偏差自动修正功能,最大限度降低了制造工艺带来的误差.1.5μm双层多晶硅双层铝布线标准CMOS工艺所投样片的测试结果表明,工作频率为50Hz时,功耗仅为12μW.     

一种低压低功耗CMOS ULSI运算放大器单元

基于新型的折叠电流镜负载PMOS差分输入级拓扑、轨至轨(Rail-to-Rail)AB类低压CMOS推挽输出级模型、低压低功耗LV/LP技术和Cadence平台的实验设计与模拟仿真,采用2μmP阱硅栅CMOS标准工艺,得到了一种具有VT=±0.7V、电源电压1.1～1.5V、静态功耗典型值330μW、75dB开环增益和945kHz单位增益带宽的LV/LP运算放大器。该器件可应用于ULSI库单元及其相关技术领域,其实践有助于CMOS低压低功耗集成电路技术的进一步发展。     

数字电路

CDCM61004：高精度时钟生成器TI推出三款具备一组晶振输入的全新高精度时钟生成器,从而仅需单个器件即可替代四个分立的高频晶体振荡器。CDCM61004系列可实现500 fs的集成RMS抖动,从而提高系统性能,是数据通信设备的理想选择。     

数字电路

采用0.5微米工艺的可编程微控制器 Microchip科技公司的可编程微控制器PIC16F7X系列是一种带有集成的模/数转换器的低成本、高性能闪速微控制器,该μC系列采用0.5μm工艺制造。PIC16F73/74微     

基于预计算的Viterbi译码器ACS单元低功耗设计

提出了将预计算方法用于Viterbi译码器ACS单元的设计中，根据所选输入，预先计算出加比选结果，避免全部输入参与运算；通过减少电路开关行为的方式，达到降低功耗的目的。该方法适用于能量受限的电路，如无线传感器网络节点及便携式通信设备等。     

新型的DSP处理器高速低功耗多功能乘累加单元

介绍了一种采用新型结构的应用于DSP处理器的多功能高速低功耗乘累加单元（MAC）。该设计采用了异步互锁流水线技术,极大的降低了功耗。在整个设计的关键路径即部分积产生和生成部分采用的互补部分积字校正（CPPWC）和三维压缩法（TDM）很好的优化了设计,提高了速度。嵌入该乘累加单元的DSP处理器采用SMIC 0．18CMOS工艺进行了流片。经测试,该设计优于采用传统结构的同类设计,其时延为3．34ns,功耗为13．9247mw。     

数字电路鉴频器

依据输入信号频率大于或小于基准频率而改变输出逻辑电平的电路,即数字鉴频器,可用于控制电路,用于锁相环加大捕获范围等,易制作,体积小.它的鉴频原理如下,当输入的信号频率f_s和基准频率f_r不同,如f_s>f_r时,必然会在两基准脉冲之间(一周)出现两个或两个以上的信号脉冲.若f_s相似文献   

用新型存储器单元实现16Mb低功耗“superSRAM”

飞利浦电子公司推出内含中档液晶显示电视用SAA6713定标器集成电路的NexperiaPNX300xDigital OneChip(DOC)参考设计.DOC PNX300x参考设计为电视制造商提供了只需在DOC PNX300x解决方案中添加一个定标器就能生产价格适宜的中档液晶显示电视的机会.