共查询到19条相似文献,搜索用时 62 毫秒
1.
设计了一种适于DVB-C标准的中频可变增益放大器。该放大器由三部分构成:电流调节型可变增益单元、基于差分对管传输特性的指数控制电压产生电路以及一高线性输出级。采用Chartered0.25μm RFCMOS工艺库下流片。测试结果表明,4~49dB的连续增益范围,100MHz的3dB带宽,50Ω负载下的OIP3为16.8dBm。 相似文献
2.
3.
采用华虹NEC 0.35um BCD工艺,设计并实现了一种可作DC-DC转换器控制芯片内部误差放大器的CMOS跨导放大器,该跨导放大器采用源极电阻跨接式负反馈技术提高跨导的线性度、采用双折叠式差分对结构实现共模输入范围轨至轨(rail-to-rail)、采用低功耗偏置推挽(push-pull)输出结构提高输出驱动负载的能力,整体电路具有结构紧凑、功耗低、线性度高等特点。仿真结果表明:在5.25V电源电压下,驱动1pf负载,直流增益可以达到68.2db,功耗708uw,100kHz下跨导的三次谐波失真HD3达到-56db。 相似文献
5.
6.
介绍了反馈AGC一般工作原理,然后提出了一种适合于突发信号的AGC电路,给出了它的电路框图,并分析了工作原理和影响环路特性的设置。电路在反馈回路使用了数字逻辑器件,具有灵活可变的特点。 相似文献
7.
采用SMIC 0.35μm CMOS混合信号工艺,实现了同时适用于GSM/WCDMA的完整的基带.基带由双模的高线性度的四阶切比雪夫形式的有源RC低通滤波器以及三级可变增益放大器构成.滤波器的设计同时满足GSM和WCDMA的带宽性能并且为降低制造成本在两种模式下具有最大的元件共享度.基带由于插入了高通滤波器具有滤除直流的功能,并且为了优化GSM模式下的功耗,运放的带宽做成可调.在最大增益情况下测得的噪声系数在GSM和WCDMA模式下分别为42和27.3dBm.在单位增益的情况下,WCDMA模式下的IIP3为40dBm,功耗为47.0mW;在GSM模式下,IIP3为28dBm,功耗为31.8mW.电源电压为3.3V. 相似文献
8.
一种适用于GSM/WCDMA的高线性度滤波器及带有消除直流偏置的可变增益放大器 总被引:1,自引:1,他引:0
采用SMIC 0.35μm CMOS混合信号工艺,实现了同时适用于GSM/WCDMA的完整的基带.基带由双模的高线性度的四阶切比雪夫形式的有源RC低通滤波器以及三级可变增益放大器构成.滤波器的设计同时满足GSM和WCDMA的带宽性能并且为降低制造成本在两种模式下具有最大的元件共享度.基带由于插入了高通滤波器具有滤除直流的功能,并且为了优化GSM模式下的功耗,运放的带宽做成可调.在最大增益情况下测得的噪声系数在GSM和WCDMA模式下分别为42和27.3dBm.在单位增益的情况下,WCDMA模式下的IIP3为40dBm,功耗为47.0mW;在GSM模式下,IIP3为28dBm,功耗为31.8mW.电源电压为3.3V. 相似文献
9.
Maxim推出了完全可编程、多状态、模拟和数字IF/RF可变增益放大器(VGA)MAX2065。该单芯片集成了5个不同的电路功能(31dB模拟衰减器、31dB数字分级衰减器、增益为22dB的驱动放大器、片内8位控制DAC和SPI兼容接口)。MAX2065工作于50MHz~1000MHz,可提供独特的4个衰减状态(由用户设定1间的“速射”增益选择、 相似文献
10.
AD8337是美国AD公司推出的一种新型可变增益放大器,它具有低噪音、低功耗和宽频带等特点,可在250MHz以下的任意频率下稳定工作.文中给出了AD8337的内部结构、功能特点和工作原理,并详细描述了AD8337在信号采集系统中的典型应用电路和使用注意事项. 相似文献
11.
设计了用于无线接收机的中频变增益放大器.该放大器由运算放大器和电阻反馈网络组成.分析了闭环变增益放大器产生失真的原因,通过提高输出电阻的线性等方法降低了输出大信号的失真.设计的全差分变增益放大器使用韩国"东部"CMOS 0.25 μ m工艺,电源电压3.3V,在2Vpp差分输出下,失真低于-80dB,放大器功耗3mW. 相似文献
12.
采用ADS软件对一种高线性GaN功率放大器进行匹配电路设计,并制作了一款超小尺寸的高线性放大电路。该电路采用0.254 mm厚的Al2 O3陶瓷作为基板,放大晶体管选用无封装芯片,在5 mm ×6 mm的小尺寸范围内完成电路制作。制作的小尺寸高线性放大电路实现了在输入双音信号频率为4 G Hz和4.002 G Hz、输出总功率为2 W时,三阶互调抑制35 dBc ,功率附加效率35%。 相似文献
13.
可变增益放大器(VGA)是模拟电路的一个基本组成模块。它们已经在移动通信系统,硬盘驱动系统等领域得到了广泛的应用。随着深亚微米CMOS工艺的到来,集成电路的特征尺寸越来越小,电源电压逐渐降低,高性能的VGA设计向模拟电路设计师提出了严峻的挑战。鉴于此,探讨了一些高性能VGA的设计技术,对开环VGA和闭环VGA两种结构作了详细的论述,并分析了相应的增益控制方法和优缺点。最后介绍了一种用于低压低功耗设计的高性能VGA增益级电路结构,并提出了VGA各种性能参数之间的折衷设计。 相似文献
14.
针对DTV零中频接收机的系统要求,通过构造串并联相结合的退化电阻网络设计了一个高线性,宽增益变化范围的dB线性CMGS可编程增益放大器(PGA,Programaable Gain Amplifier).此可编程增益放大器在SMIC 0.18 μm CMOS工艺下实现,增益变化范围为0~60 dB,最小增益步进0.5 dB,带6 pF电容负载时-3dB带宽为1.5MHz,且带宽恒定.在增益变化范围内,当输出差分峰峰值为1 V时,三阶交调失真在-60 dB以下.此PGA在3.3 V电压下工作,功耗小于4 mW. 相似文献
15.
16.
提出了基于CMOS工艺的直接频率变换的DVB-S射频前端电路设计.设计采用了T型匹配网络的可变衰减器、具有单端到双端变换功能的低噪声放大器以及低噪声混频器.通过使用衰减器,系统处理线性度的能力得到很大的提高.设计和流片基于SMIC 0.18μm CMOS工艺.测试结果表明,该设计能够达到超过30dB的动态范围,噪声系数小于3dB,消耗电流为10mA.在低增益情况下,具有+20dBm的输入三阶交调能力. 相似文献
17.
A CMOS variable gain amplifier(VGA) that adopts a novel exponential gain approximation is presented.No additional exponential gain control circuit is required in the proposed VGA used in a direct conversion receiver.A wide gain control voltage from 0.4 to 1.8 V and a high linearity performance are achieved.The three-stage VGA with automatic gain control(AGC) and DC offset cancellation(DCOC) is fabricated in a 0.18-μm CMOS technology and shows a linear gain range of more than 58-dB with a linearity error less than ±1 dB.The 3-dB bandwidth is over 8 MHz at all gain settings.The measured input-referred third intercept point(IIP3) of the proposed VGA varies from-18.1 to 13.5 dBm,and the measured noise figure varies from 27 to 65 dB at a frequency of 1 MHz.The dynamic range of the closed-loop AGC exceeds 56 dB,where the output signal-to-noise-and-distortion ratio(SNDR) reaches 20 dB.The whole circuit,occupying 0.3 mm^2 of chip area,dissipates less than 3.7 mA from a 1.8-V supply. 相似文献
18.
提出了基于CMOS工艺的直接频率变换的DVB-S射频前端电路设计.设计采用了T型匹配网络的可变衰减器、具有单端到双端变换功能的低噪声放大器以及低噪声混频器.通过使用衰减器,系统处理线性度的能力得到很大的提高.设计和流片基于SMIC 0.18μm CMOS工艺.测试结果表明,该设计能够达到超过30dB的动态范围,噪声系数小于3dB,消耗电流为10mA.在低增益情况下,具有 20dBm的输入三阶交调能力. 相似文献
19.
A CMOS variable gain amplifier (VGA) that adopts a novel exponential gain approximation is presented.No additional exponential gain control circuit is required in the proposed VGA used in a direct conversion receiver.A wide gain control voltage from 0.4 to 1.8 V and a high linearity performance are achieved. The three-stage VGA with automatic gain control (AGC) and DC offset cancellation (DCOC) is fabricated in a 0.18-μm CMOS technology and shows a linear gain range of more than 58-dB with a linearity error less than ± 1 dB. The 3-dB bandwidth is over 8 MHz at all gain settings. The measured input-referred third intercept point (IIP3) of the proposed VGA varies from -18.1 to 13.5 dBm, and the measured noise figure varies from 27 to 65 dB at a frequency of 1 MHz. The dynamic range of the closed-loop AGC exceeds 56 dB, where the output signal-to-noise-and-distortion ratio (SNDR) reaches 20 dB. The whole circuit, occupying 0.3 mm2 of chip area, dissipates less than 3.7 mA from a 1.8-V supply. 相似文献