TRW公司的乘法器——累加器

TDC1008J、TDC1009J、TDC1010J并行8位、12位、16位的乘法器——累加器(MAC_S)(以下简称乘——加器)是高速的TTL(晶体管——晶体管逻辑)LSI(大规模集成电路)器件。这些器件的低功率和高性能是TRW公司所研究的业已得到证实的新方法的结果。内电路的速度——功率性能达到了每个等效门低于1微微焦耳的水平。这些多功能的算术单元能执行N×N位的乘法和乘积累加。数制可以是2的补码或不带符号的数。输出内容能与下次乘积相加或相减,或者累加功能可只对乘法关断。初始数据能直     

基于高性能浮点乘累加器的浮点协处理器设计

复杂运算中经常需要处理取值范围大、精度高的浮点型数据,一般的低端嵌入式内核中没有浮点硬件单元,采用软件模拟浮点运算往往不能满足实时性要求。现研究基于高性能浮点乘累加的通用浮点协处理器设计与实现,重点研究提升浮点运算能力、减少硬件开销等关键技术。实验结果显示向量浮点协处理器运算周期减少40％以上。     

用μp监控芯片控制发电机电压

我们生产的“步进励磁电流式发电机恒压控制器”,以往是采用单片机 AT2 0 5 1来实现的 ,后改用微处理器 (μP)监控片来控制 ,虽因不采用步进电流使控制精度有所降低 ,但效果仍然不错 ,能满足一般采用小机器供电的场所对电压稳定度的要求 ,关键是采用μP片子后 ,省去了 CPU和数模转换等片子 ,大大降低了成本 ,提高了使用寿命。IMP公司的 μP监控芯片以低功耗、高性能价格比见长 ,自推向中国市场以来 ,倍受用户青睐 ,已被广泛地应用于各种智能仪器、仪表等电子设备及消费电子产品之中。我们选用的是 IMP70 6 ,将其用于硅整流发电机电压…     

基于FPGA的全流水浮点乘累加器的设计及实现

为提升浮点乘累加的流水性能,本文提出了一种基于FPGA全流水浮点乘累加器的设计和实现方法。通过无阻赛流水累加和串形全加等技术,实现了任意长度单精度浮点复向量的乘累加计算,且相邻两个向量之间无流水间隙。该累加器在Xilinx的XC7VX690T FPGA上实现,乘法器和逻辑资源消耗不到1%,最高运行频率可达279MHz。     

高速可重组16×16乘法器的设计

介绍了一种可以完成16位有符号/无符号二进制数乘法的乘法器。该乘法器采用了改进的Booth算法,简化了部分乘积的符号扩展,采用WallaceTree最优化的演算法、流水操作和超前进位加法器来进一步提高电路的运算速度。该乘法器可以作为嵌入式CPU内核和DSP内核的乘法单元,整个设计用VHDL语言实现。     

16×16点阵LED电子显示屏的设计

整机以ATMEL公司生产的单片机AT89S52为核心,介绍了LED点阵电子显示屏的动态设计和开发过程。通过该芯片控制两个行驱动器74LS164和两个列驱动器74HC595来驱动显示屏显示。显示采用动态显示,使得图形或文字能够实现静止、移入移出等多种显示方式。用C语言进行编程,通过编程控制各显示点对应LED阳极和阴极端的电平,就可以有效的控制各显示点的亮灭。     

16×16快速乘法器的设计与实现

为得到高性能的乘法器,本设计通过改进的Booth算法产生部分积,用一种Wallace树结构压缩部分积,并使用减少符号位填充和减少尾部0填充两种方法有效地减小了部分积压缩器的面积,最终通过超前进位加法器组得到乘积结果.采用SMIC0.18μm工艺库,由DC(DesignCompiler)综合,时间延迟可达到4.62ns,面积为23837μm2.     

16×16多波束相控阵天线的设计

介绍了一种新型256元的Ka波段圆极化贴片天线阵列.该天线阵具有多波束扫描、扫描范围广等特点.利用切比雪夫加权方式,实现多种波束的多状态扫描.设计结果表明,在中心频率31 GHz处,扫描范围可达到±40°,波束宽度可控.     

16×16位高速低功耗并行乘法器的实现

基于0.6μm双阱CMOS工艺模型,实现了一种高速低功耗16×16位并行乘法器。采用传输管逻辑设计电路结构,获得了低功耗的电路性能。采用改进的低功耗、快速Booth编码电路结构和4-2压缩器电路结构,它在2.5V工作电压下,运算时间达到7.18ns,平均功耗(100MHz)为9.45mW。     

采用Booth算法的16×16并行乘法器设计

介绍了一种可以完成 16位有符号 /无符号二进制数乘法的乘法器。该乘法器采用了改进的 Booth算法 ,简化了部分积的符号扩展 ,采用 Wallace树和超前进位加法器来进一步提高电路的运算速度。本乘法器可以作为嵌入式CPU内核的乘法单元 ,整个设计用 VHDL 语言实现。     

为高性能μp供电的8A转换开关

图1的电路提供8A电流,可供驱动两个现代的高性能、高速度的μP(微处理器)。用户还可以通过改变几个部件得到更小的电流使设计最佳化。大多数系统采用低电流12V偏压电源和调节性能不是很好的高电流的5V电源为逻辑电路供电。然而,μP要求3.3V作为它的主供电电压。因而,一个有效的能把5V变换成3.3V的并且提供严格稳压输出的dc/dc变换器是必要的。这种电路基本设计目标是把成本降到最低,不用散热器,但仍能提供短路保护以     

利用外部参考源改善OTHR的数据处理

天波超视距雷达(OTHR)由于测量位置分辨率低、电离层瞬时变化引起探测到的目标数据存在不确定性，以及电离层多模引起回波信号的多路径效应，使得相关跟踪处理工作非常困难。该文讨论了OTHR斜坐标转换到大地坐标可能引起的误差，给出了大地坐标系下的基本修正公式。并根据已知外部参考源(如信标、应答机或岛屿等)的回波信号，探讨了一种提高雷达测量值位置配准精度，同时也能有效地消除电离层模式模糊的处理方法。     

32×8乘法器完成32×32乘加器的算法及实现

本文研究了用32×8乘法器完成32×32乘法累加器的算法实现。将32×8乘法器计算出的结果作为下一次32×8乘法计算的部分积来完成4次32×8乘法结果的累加操作,减小了硬件开销。同时为满足累加操作的需要,对Booth算法的补偿常数的数值也做了修正。     

一种16×16位高速低功耗流水线乘法器的设计

提出了一种16×16位的高速低功耗流水线乘法器的设计。乘法器结构采用Booth编码和Wallace树,全加器单元是一种新型的准多米诺逻辑,其性能较普通CMOS逻辑全加器有很大改善。使用0.5μmCMOS工艺模型,HSPICE模拟结果表明,在频率为150MHz条件下,电源电压3.0V,其平均功耗为11.74mW,延迟为6.5ns。     

连续调谐的16μm仲氢Raman激光器

中国科学院电子学研究所与大连化学物理研究所联合研制的连续调谐16μm仲氢Raman激光器已获得激光输出,单脉冲输出能量51mJ.与美国、日本、联邦德国等国不同,采用了连续调谐的多个大气压CO_2激光振荡-放大系统直接泵浦方案.     

0.25μm CMOS光纤通信用2.5Gb/s 1∶16分接器

文中比较了串行、并行、树型结构分接器的特点 ,介绍了分接器的关键电路的结构和设计考虑 ,并给出了仿真结果。采用伪静态逻辑和树型结构设计的分接器在 2 .5 V电源电压下 ,工作速率达到 2 .5 Gb/s,平均功耗 2 81 m W,面积1 .5 6mm× 1 .86mm。     

CDBD器件数据处理功能的软件模拟

本文介绍了CD块解码器（简称CDBD）集成电路的功能和结构，对CDBD的数据处理功能进行了分析并实现了软件模拟，为使用通用器件实现其功能奠定了基础     

256×16视频矩阵切换系统的设计

介绍了基于总线结构设计思想的 2 5 6× 1 6大容量视频矩阵切换系统的设计方法 ,提出了为防止系统死机和减少视频串扰的解决方法 ,概括了用字符叠加芯片 MB90 0 92叠加汉字的基本方法     

用μC控制比较器的电路

在许多μC应用中。传感器的模拟输入信号经过信号调节器调节后送入μC进行处理。一般信号调节的最后一级是一个器件,它的任务是将信号电平转换成μC输入端可以接受的电平。这个器件通常就是比较器。此信号通道通常是在一定的可编程时段开启或闭合。为达到此目的,可以采     

89S51单片机的16×16点阵汉字显示的设计

针对LED点阵显示汉字需要占用单片机多个并行口的问题,提出了基于89S51单片机的16×16点阵汉字显示设计,利用74HC138和74HC595对单片机并行口进行扩展,从硬件设计、软件设计方案等关键环节,分别进行了详细讨论.