共查询到20条相似文献,搜索用时 0 毫秒
1.
2.
3.
高速高精度模数转换器是现代数字通信系统中必不可少的器件。文中针对多通道数字通信系统,设计了一种单片集成的四通道16 位120 MS/ s 流水线模数转换器,内部集成基准源、时钟输入缓冲器和独立的四路转换核心,通过版图的合理布局,能够确保四路模数转换的一致性以及良好的通道间的隔离度。该电路通过0. 18 μm CMOS 工艺流片并测试验证,在120 MHz 转换速度条件下,能够获得超过75 dB 的信纳比,以及90 dBc 以上的无杂散动态范围,通道间隔离度超过90 dB,整体功耗约1. 3 W。 相似文献
4.
5.
首先对用于CMOS低中频GPS接收机的模数转换器(ADC)进行了设计考虑.由ADC引入的信噪比降低与四个因素有关:中频带宽,采样率,ADC的比特数及ADC的最大阈值与噪声均方根比值.在设计考虑的基础上,采用TSMC 0.25tan CMOS单层多晶硅五层金属工艺实现了一个4 bit 16.368 MHz闪烁型模数转换器,并将重点放在了前置放大器和提出的新的比较器的设计和优化上.在时钟采样率16.368 MHz和输入信号频率4.092 MHz的条件下,转换器测试得到的信噪失真比为24.7 dB,无杂散动态范围为32.1 dB,积分非线性为 0.31/-0.46LSB,差分非线性为 0.66/-0.46LSB,功耗为3.5mW.ADC占用芯片面积0.07 mm2. 相似文献
6.
应用Matlab/Simulink工具对折叠内插模数转换器进行了建模,研究了具有8bit分辨率、200MHz采样频率的该模数转换器的芯片设计和实现.系统设计时采用Matlab/Simulink进行行为级建模并分别分析了预放大的增益、折叠电路的带宽以及比较器的失调对动态性能的影响.设计实现的模数转换器实测结果表明,积分非线性误差和微分非线性误差分别小于0.77和0.6LSB,在采样频率为200MHz及输入信号频率为4MHz时,信号与噪声及谐波失真比为43.7dB.电路采用标准0.18μm CMOS数字工艺实现,电源电压为3.3V,功耗181mW,芯核面积0.25mm2. 相似文献
7.
应用Matlab/Simulink工具对折叠内插模数转换器进行了建模,研究了具有8bit分辨率、200MHz采样频率的该模数转换器的芯片设计和实现.系统设计时采用Matlab/Simulink进行行为级建模并分别分析了预放大的增益、折叠电路的带宽以及比较器的失调对动态性能的影响.设计实现的模数转换器实测结果表明,积分非线性误差和微分非线性误差分别小于0.77和0.6LSB,在采样频率为200MHz及输入信号频率为4MHz时,信号与噪声及谐波失真比为43.7dB.电路采用标准0.18μm CMOS数字工艺实现,电源电压为3.3V,功耗181mW,芯核面积0.25mm2. 相似文献
8.
9.
STMicroelectronics Laurent Dugoujon 《世界电子元器件》2001,(10):32-33
产品的设计,如高性能模数转换器,即ADC是多种选择的结果,它影响到最终的性能和费用的节省。 一 速度越来越快是否必要 ADC的转换速度正朝着越来越高的方向发展,但是否应用程序真的需要 相似文献
10.
11.
本文依据集成电路555构成单稳态电路的原理设计了一个模数转换电路,该电路对A/D转换的位数、精度、准确度和输入信号的电压范围都可以通过软件进行任意改变,也能对误差进行很好的修正,该电路灵活性好、价格低廉、可靠性高、应用广泛。 相似文献
12.
介绍了一种基于0.35μm CMOS工艺的4位最大采样速率为1GHz的全并行结构模数转换器的设计.因为在高采样率的情况下,比较器的亚稳态问题降低了模数转换器的无杂散动态范围,在本次设计中对其进行了优化.后仿真结果表明,输入信号为22.949MHz,在1GHz采样率的情况下,信噪比达到25.08dB,积分非线性和微分非线性分别小于0.025LSB和0.01LSB,无杂散动态范围达到32.91dB.芯片采用具有两层多晶硅的0.35μmCMOS工艺设计,总面积为0.84mm2. 相似文献
13.
14.
4 高速ADC的几种电路结构 目前高速ADC主要有以下几种类型:4.1 逐次逼近式ADC 逐次逼近(SAR)式ADC是目前应用最普遍的一种ADC,因为其电路结构简单,功耗低。现代SAR ADC都带有采样保持电路,对直流和交流信号都可以处理。它的精度主要取决于其内部DAC的精度。为了提高DAC的精度,现在普遍采用对薄膜电阻进行激光修整,现代新技术采用CMOS开关电容器电荷再分配方法制造DAC。对于高于12位的SAR ADC,利用附加的DAC和相应的逻辑电路构成片内自动校正电路可达到激光修整薄膜电阻一样的效果,而且又大大降低了成 相似文献
15.
通过分析并优化逐次逼近模数转换器(SAR ADC)的工作时序,设计并实现了一种高速、低功耗、具有误差补偿的10位100 MS/s A/D转换器。该芯片采用TSMC 0.13 μm CMOS工艺进行设计。后仿真结果表明,在1.2 V电源电压、20.3125 MHz输入信号频率、100 MHz采样频率下,模数转换器的无杂散动态范围(SFDR)为68.1 dB,有效位数(ENOB)达到9.41位,整体功耗为0.865 mW,FoM值为15 fJ/conv。芯片核心电路面积为(0.02×0.02) mm2。 相似文献
16.
一种CMOS脉宽调制器的设计 总被引:1,自引:0,他引:1
设计了一种CMOS脉宽调制器。介绍了CMOS基准源的电路结构及工作原理,讨论了设计过程中需要解决的技术问题,给出了计算机模拟结果、实际测结果及试用结果。 相似文献
17.
18.
19.
本文介绍了一个6位600兆采样频率折叠内插模数转换器。该模数转换器采用了级联折叠放大器和输入改进型有源内插放大器。测试结果显示,工作在500兆赫兹采样频率时,输入信号频率10兆赫兹,模数转换器的有效位数和无杂散动态范围分别是5.55位和47.84分贝;输入信号200兆赫兹,模数转换器的ENOB和SFDR分别是4.3位和35.65分贝。工作在600兆赫兹采样频率时,输入信号频率1兆赫兹,模数转换器的有效位数和无杂散动态范围分别是5.48位和43.52分贝;输入信号30.1兆赫兹,模数转换器的ENOB和SFDR分别是4.66位和39.56分贝。该模数转换器工作电压1.4伏,总功耗25毫瓦,采用0.13微米CMOS工艺实现,面积0.17平方毫米。 相似文献