共查询到18条相似文献,搜索用时 46 毫秒
1.
2.
3.
4.
5.
给出了漂移区为线性掺杂的高压薄膜SOI器件的设计原理和方法.在Si膜厚度为0.15μm、隐埋氧化层厚度为2μm的SOI硅片上进行了LDMOS晶体管的制作.首次对薄膜SOI功率器件的击穿电压与线性掺杂漂移区的杂质浓度梯度的关系进行了实验研究.通过对漂移区掺杂剂量的优化,所制成的漂移区长度为50μm的LDMOS晶体管呈现了高达612V的击穿电压. 相似文献
6.
7.
横向高压器件LDMOS与LIGBT的特性分析 总被引:2,自引:0,他引:2
给出了横向高压器件LDMOS、LIGBT以及具有阳极短路结构的LIGBT的输出特性、开关特性及耐压特性模拟曲线,并对这三种器件的结构和性能进行了较系统的分析与对比。 相似文献
8.
针对SOI功率集成电路,提出一种具有两级非平衡超结的SOI LDMOS高压器件。新结构通过调节超结的掺杂浓度,在漂移区形成两级超结结构。在器件反向耐压时,源端的超结n区被快速耗尽,过剩的p型电荷可以降低源端的峰值电场,同时提高漂移区中部的电场;而漏端的超结p区被快速耗尽,过剩的n区与n型外延层共同提供补偿电荷,这种阶梯分布的电荷补偿进一步优化了横向电场分布。这种两级非平衡超结结构缓解了横向超结器件中的衬底辅助耗尽效应,可提高器件的耐压。三维器件仿真结果表明,在漂移区长度为15μm时,该器件的耐压达到300V,较常规的超结器件和具有缓冲层的超结器件分别提高122%和23%。 相似文献
9.
针对SOI功率集成电路,提出一种具有两级非平衡超结的SOI LDMOS高压器件。新结构通过调节超结的掺杂浓度,在漂移区形成两级超结结构。在器件反向耐压时,源端的超结n区被快速耗尽,过剩的p型电荷可以降低源端的峰值电场,同时提高漂移区中部的电场;而漏端的超结p区被快速耗尽,过剩的n区与n型外延层共同提供补偿电荷,这种阶梯分布的电荷补偿进一步优化了横向电场分布。这种两级非平衡超结结构缓解了横向超结器件中的衬底辅助耗尽效应,可提高器件的耐压。三维器件仿真结果表明,在漂移区长度为15 μm时,该器件的耐压达到300 V,较常规的超结器件和具有缓冲层的超结器件分别提高122%和23%。 相似文献
10.
双栅氧LDMOS器件刻蚀过程中极易造成多晶硅残留现象,降低了栅极和源区之间的击穿电压.改进了制备双栅氧LDMOS器件的方法,对于70 nm以下的栅氧厚度,采用保留整个厚栅氧器件区域栅氧的刻蚀方法,同时用一次多晶工艺代替二次多晶工艺,消除了多晶硅残留现象,减少了工艺步骤,提高了成品率;对于厚度大于70 nm或者100 nm的厚栅氧器件,除了以上的改进措施,还增加了一步光刻工艺,分别单独形成高压和低压器件的源漏区域.通过这些方法,解决了多晶残留问题,得到了性能更好的LDMOS器件,大大提高了成品率. 相似文献
11.
提出一种具有埋层低掺杂漏(BLD)SOI高压器件新结构。其机理是埋层附加电场调制耐压层电场,使漂移区电荷共享效应增强,降低沟道边缘电场,在漂移区中部产生新的电场峰。埋层电中性作用增加漂移区优化掺杂浓度,导通电阻降低;低掺杂漏区在漏极附近形成缓冲层,改善漏极击穿特性。借助二维半导体仿真器MEDICI,研究漂移区浓度和厚度对击穿电压的影响,获得改善击穿电压和导通电阻折中关系的途径。在器件参数优化理论的指导下,成功研制了700V的SOI高压器件。结果表明:BLD SOI结构击穿电压由均匀漂移区器件的204V提高到275V,比导通电阻下降25%。 相似文献
12.
由于横向高压功率器件在功率集成电路及智能功率电路中具有极其重要的用途,近年来,各种各样的横向功率器件层出不穷。文章讨论了近年来横向功率器件的发展及其主要特性,并对它们进行了详细的分类,以期对各种横向功率器件的特性及其优缺点有一个全面的了解。 相似文献
13.
14.
从Synopsys TCAD的软件模拟出发,基于0.8μm标准CMOS工艺,通过重新设计高压N阱,以及优化器件LDD区域注入剂量,成功研制了栅长0.8μm击穿电压达到18V的LDD结构的高压PMOS器件,并实现了低高压工艺的兼容。研制的宽长比为18/0.8的PMOS器件截止电流在500pA以下,阚值电压为-1.5V,-10V栅压下饱和电流为-5.6mA,击穿电压为-19V。器件主要优点是关态漏电小,且器件尺寸不增加,不影响集成度,满足微显示像素驱动电路对高压器件的尺寸要求,另外与其他高压器件相比更容易实现,节约了成本。 相似文献
15.
16.
《Electron Device Letters, IEEE》2008,29(11):1203-1205
17.
针对SPICE BSIM3模型在对大量应用于高压集成电路中的轻掺杂漏高压MOS(简称HV MOS)晶体管建模上的不足,提出了基于BSIM3的高压MOS晶体管I-V模型改进.研究中使用Agilent ICCAP测量系统对HVMOS晶体管进行数据采集,并分析其源漏电阻受栅源、源漏和衬底电压的影响及与标准工艺低压MOS晶体管的差异,针对BSIM3模型源代码中源漏电阻R ds的相关参数算法进行了改进,保留BSIM3v3原有参数的同时增加了R ds的二次栅压调制因子Prwg2和有效Vas参数δ的栅压调制因子δ1,δ2,在开放的SPICE和BSIM3v3源代码上对模型库文件进行修改并实现了优化.仿真结果表明采用改进后的模型,在ICCAP下的测量曲线与参数提取后的I-V仿真曲线十分吻合,该模型大大提高了BSIM3 I-V模型模拟HV MOS晶体管时的精确度,对于高压集成电路的设计与仿真有着极其重要的意义. 相似文献
18.
针对SPICE BSIM3模型在对大量应用于高压集成电路中的轻掺杂漏高压MOS(简称HV MOS)晶体管建模上的不足,提出了基于BSIM3的高压MOS晶体管I-V模型改进.研究中使用Agilent ICCAP测量系统对HVMOS晶体管进行数据采集,并分析其源漏电阻受栅源、源漏和衬底电压的影响及与标准工艺低压MOS晶体管的差异,针对BSIM3模型源代码中源漏电阻R ds的相关参数算法进行了改进,保留BSIM3v3原有参数的同时增加了R ds的二次栅压调制因子Prwg2和有效Vas参数δ的栅压调制因子δ1,δ2,在开放的SPICE和BSIM3v3源代码上对模型库文件进行修改并实现了优化.仿真结果表明采用改进后的模型,在ICCAP下的测量曲线与参数提取后的I-V仿真曲线十分吻合,该模型大大提高了BSIM3 I-V模型模拟HV MOS晶体管时的精确度,对于高压集成电路的设计与仿真有着极其重要的意义. 相似文献