宽带CMOS开关

NEC公司UPD5710TK CMOS SPDT开关用于T／R(发射和接收)、天线分集、频带选择和其他常规射频开关应用，为设计人员提供一种GaAs IC开关的替代产品，也是低器件数的二级管替代产品。UPD5710TK只需单条控制电压线，无需射频线路上的隔离电容器，到直流都可保持宽带性能。其性能包括：频率范围DC～2．5GHz；控制电压值1．8V到3．3V／     

全集成2.4 GHz CMOS对称式收发开关的设计

文章设计了一种应用于无线通信的2．4GHz全集成对称式串并型射频收发开关，详细分析了影响这种射频收发开关性能的各种因素，并采用了相应的优化方案。经仿真，在2．5V电压下获得了插入损耗1．0dB、隔离度30．5dB和1dB压缩点为16．1dBm的较好结果。该开关采用TSMC0．25μm工艺设计实现，版图面积(包括pad)为0．6mm^2。     

CMOS数字电路低功耗的层次化设计

随着芯片上可以集成越来越多的管子,电路规模在不断扩大,工作频率在不断提高,这直接导致芯片功耗的迅速增长,无论是从电路可靠性来看,还是从能量受限角度来讲,低功耗都已成为CMOS数字电路设计的重要内容。由于不同设计抽象层次对电路功耗的影响不同,对各有侧重的低功耗设计方法和技术进行了讨论,涉及到工艺,版图,电路,逻辑,结构,算法和系统等不同层次。在实际设计中,根据具体应用环境,综合不同层次全面考虑功耗问题,可以明显降低电路功耗。     

开关信号理论与绝热CMOS电路设计

重新定义了钟控信号的表示方法,发展了适用于绝热电路的开关级设计理论.设计了实现全部钟控信号的基本单元电路,这些电路包括单轨和双轨结构,并给出了它们的多种级联方式.所提出电路的功耗与其他绝热电路相当,并工作于二相正弦功率时钟,因此可降低时钟电路的设计难度.这些电路可分别应用于需要基0信号和基1信号的绝热电路设计中.与以往大部分绝热电路不同的是,应用所提出的电路结构可以实现在同一时钟相位有多级电路同时参加运算.这一特性可以有效减少实现复杂逻辑电路时的等待时间以及实现流水结构时所需插入的缓冲器数目.通过对基0信号2∶1数据选择器     

CMOS电路的低功耗设计技术

ＣＭＯＳ集成电路随着规模和速度的迅速提高以及在便携式电子产品中的广泛应用，电路功耗已成人们关注的关键问题。本文重点叙述了降低ＣＭＯＳ电路功耗的主要途径和低功耗设计技巧。     

开关信号理论与绝热CMOS电路设计

重新定义了钟控信号的表示方法,发展了适用于绝热电路的开关级设计理论.设计了实现全部钟控信号的基本单元电路,这些电路包括单轨和双轨结构,并给出了它们的多种级联方式.所提出电路的功耗与其他绝热电路相当,并工作于二相正弦功率时钟,因此可降低时钟电路的设计难度.这些电路可分别应用于需要基0信号和基1信号的绝热电路设计中.与以往大部分绝热电路不同的是,应用所提出的电路结构可以实现在同一时钟相位有多级电路同时参加运算.这一特性可以有效减少实现复杂逻辑电路时的等待时间以及实现流水结构时所需插入的缓冲器数目.通过对基0信号2∶1数据选择器和基1信号全加器的设计及SPICE模拟,验证了所提出设计技术的有效性以及电路的低功耗特性.     

CMOS低功耗3-5GHz超宽带接收机射频前端

本文介绍了一种新的低功耗射频接收机前端, 适用于3-5GHz的超宽带系统. 基于0.13µm CMOS工艺实现, 该直接转换式接收机由宽带噪声抵消结构的跨导输入级, 正交无源混频器和跨阻负载放大器组成. 测试结果显示该接收机在整个3.1-4.7GHz 频带范围内的输入反射系数小于-8.5dB, 转换增益27dB, 噪声系数4dB, 输入三阶交调点-11.5dBm, 输入二阶交调点33dBm. 工作在1.2V电源电压下, 整个接收机共消耗18mA电流, 其中包括10mA用于片上正交本振信号产生和缓冲电路.芯片面积为1.1mm×1.5mm.     

90nm CMOS工艺低功耗20GHz比较器设计

A low power 20 GHz CMOS dynamic latched regeneration comparator for ultra-high-speed, low-power analog-to-digital converters （ADCs） is proposed. The time constant in both the tracking and regeneration phases of the latch are analyzed based on the small signal model. A dynamic source-common logic （SCL） topology is adopted in the master-slave latch to increase the tracking and regeneration speeds. Implemented in 90 nm CMOS technology, this comparator only occupies a die area of 65 × 150 μm^2 with a power dissipation of 14 mW from a 1.2 V power supply. The measurement results show that the comparator can work up to 20 GHz. Operating with an input frequency of 1 GHz, the circuit can oversample up to 20 Giga-sampling-per-second （GSps） with 5 bits resolution; while operating at Nyquist, the comparator can sample up to 20 GSps with 4 bits resolution. The comparator has been successfully used in a 20 GSps flash ADC and the circuit can be also used in other high speed applications.     

1 V低功耗套筒式CMOS运算放大器的设计

介绍了一种用于低电压CMOS模拟集成电路设计的阈值调节思想。利用该思想,在0.35μm标准CMOS工艺条件下,设计出电源电压仅为1 V的套筒结构集成运算放大器(Tele-scopic OPA)。HSPICE仿真表明,与传统结构相比,新型结构在保证增益、带宽等放大器重要指标的基础上,功耗有了显著的降低。     

高速低功耗CMOS电荷泵的设计

提出一种适用于锁相环路的高速、低功耗电荷泵电路的设计。针对传统电荷泵电路的电流失配问题,本设计引入增益增强电路取代了传统电路中引用共源共栅来增加输出阻抗,大大提高了电路的性能。采用0.35μmCMOS工艺实现,在HSpice的平台下进行仿真。仿真结果表明,该电路充放电时间为40 ns,整体平均功耗为0.3 mW,实现了高速低功耗的目的。     

基于并联开关的低电压低功耗电流型CMOS电路设计

该文提出了一种电流型CMOS电路的并联开关结构,使得电流型CMOS电路能在较低的电源电压下工作,因而可以实现电路的低功耗设计,同时在相同的电源电压下,采用并联开关结构的电路比相应的串联开关电路具有更快的速度,PSPICE模拟证明了采用并联开关结构设计的电路能在较低的电源电压下工作,并具有较小的电路延时。     

一种低功耗高频CMOS峰值检测电路

给出了一个低功耗、高频CMOS峰值检测电路,可以用于检测射频信号和基带信号的峰值.该电路的设计基于中芯国际0.35μm标准CMOS工艺.理论分析和后仿真结果都表明,在工艺偏差以及温度变化条件下,当输入信号幅度在400mV以上时检测的误差小于2%,检测带宽可达10GHz以上,整个检测电路的静态电流消耗低于20μA.     

一种0.1-1.2GHz的CMOS射频收发开关芯片设计

本文设计了一种低插入损耗、高隔离度的全集成超宽带CMOS射频收发开关芯片。该电路采用深N阱体悬浮技术,在1.8V电压供电下,该射频开关收发两路在0.1-1.2GHz内的测试结果具有0.7dB的插入损耗、优于-20dB的回波损耗以及-37dB以下的隔离度。本开关采用GLOBALFOUNDRIES 0.18μm CMOS工艺,芯片总面积为0.53mm2。本文网络版地址:http://www.eepw.com.cn/article/233865.htm     

低功耗10Gb/s CMOS 1:4分接器

采用TSMC0．18μmCMOS工艺实现了一个应用于光纤通信系统SDHSTM-64的10Gb／s 1：4分接器,整个系统采用树型结构,由一个高速1：2分接单元,两个低速1：2分接单元。分频器,数据及时钟输入输出缓冲组成,其中高速分接单元采用共栅结构,单时钟输入的触发器实现;而低速分接单元则由动态CMOS逻辑实现,两个基本结构的使用都有利于降低功耗。该芯片工作速度最高达12．5Gb／s。功耗仅为120mW。     

CMOS集成电路的功耗优化和低功耗设计技术

总结了当前已发展出的各个层次的CMOS低功耗设计技术和低功耗设计方法学的研究进展.重点介绍了时序电路的优化、异步设计、高层次电路设计和优化技术.     

低功耗CMOS电压基准源的设计

给出一低功耗、低温度系数的电压基准源电路的设计。其特点是利用工作在弱反型区晶体管的特性,该电压基准源采用CSMC 0.5μm,两层POLY,一层金属的CMOS工艺实现,芯片面积为0.036 75 mm2。测试结果表明:其最大工作电流不超过380 nA;在2.5~6 V工作电压下,线性调整率为0.025%;4 V输入电压;20~100℃范围内,平均温度系数为64 ppm/℃。以更小的面积,更低的功耗实现了电压基准源的性能。