基于FPGA的导航卫星失连下高精度守时方法研究

针对授时系统导航卫星失连问题,提出一种基于现场可编程门阵列（FPGA）的高精度守时方法。以统计学和概率论为基础,统计10分钟内标准秒脉冲信号每个周期下授时系统恒温晶振所产生的脉冲数值的均值和动态方差。当授时系统导航卫星失连,系统根据均值和方差动态设置系统晶振脉冲计数阈值从而模拟产生高精度秒脉冲信号,消除晶振累积误差。实验结果表明,1小时内授时系统守时误差小于250ns,可满足授时系统在电力、靶场等系统中的守时要求。     

导航定位卫星

卫星导航定位系统是以卫星为导航台的无线电导航系统，通常由卫星、地面支持网和用户设备3大部分组成。     

基于高精度定位的卫星导航板卡性能对比路测

高精度定位与精细化导航的实现,至少需要具备两个条件:高精度定位网络、终端定位芯片或板卡。在高精度定位网络准备之际,终端板卡的能力成了重要关注点。基于此,文章依托中移智行的高精度定位精品网络,选择了三款主流板卡进行测试,对板卡接入中国移动高精度定位网后的功效与性能进行验证。测试表明,在中国移动高精度定位网络的良好支撑下,K700(三系统单频)、K706(三系统六频)、K803(四系统十三频)均能很好地支撑交通参与者获得良好的高精度定位服务。     

卫星导航接收机基带信号跟踪环路的FPGA实现

本文详细论述了卫星导舷接收机基带信号跟踪环路的设计方案,阐述了在FPGA中的实现方法。实际运行结果表明跟踪环路功能正常,满足设计要求。     

卫星导航接收机中FPGA实现的DDR控制器

DDR SDRAM高容量和高速度的特点使它在需要大量数据累积的卫星导航长周期码直接捕获中具有广阔的应用前景,但是其接口与目前应用的大多数处理器都不兼容。在分析了DDR SDRAM的基本操作原理的基础上,提出了一种基于Virtex4系列FPGA的DDR SDRAM控制器的设计,解决了DDR SDRAM和处理器接口不兼容的问题,并给出了仿真波形和实现结果。     

基于FPGA的高精度图像采集系统设计

为了获取更高精度的图像,文章设计了一套基于FPGA结合高精度AD的CMOS图像探测器图像采集系统。首先通过串口配置图像探测器和AD的寄存器,使其按照成像要求进行工作,然后将高速串行差分图像输入Xilinx FPGA,综合运用差分转换、高速数据解串、数据时钟域转换等设计方法,使图像满足系统应用和存储与显示要求。实验表明,当AD的输出时钟高达240MHz时,系统能够准确、平稳的输出30MHz的14位高精度图像。     

基于无人机辅助的高精度卫星干扰源定位

针对传统双星定位方法难以实现高精度卫星干扰源定位的问题,提出了一种利用无人机辅助获得高精度定位的方法。使用无人机在干扰源所在区域的上空接收干扰上行信号,地面接收站分别测量经过卫星和无人机转发的干扰下行信号,在不同的观测时刻移动无人机位置,构造多时差联合定位方程组,再利用非线性最小二乘算法计算得出干扰源位置。仿真结果表明该方法能显著的提高卫星干扰源的定位精度,是一种定位精度高、稳定性强的定位方法。      

一种卫星导航干扰信号的FPGA设计

卫星导航系统基带数字干扰信号主要包括:单音干扰、扫频干扰和宽带/窄带干扰等信号。采用现场可编程门阵列(FPGA)实现基带数字干扰信号的生成;利用频率综合器与FPGA之间的接口实现本振频率综合器参数设置。在FPGA内实现的频率资源复用策略,满足各种算法的高速计算要求,可用于卫星导航抗干扰算法仿真验证。     

GNSS positioning accuracy improvement based on surface meteorological parameters using artificial neural networks

With the ongoing development of global navigation satellite system (GNSS) technologies, user's dependence on these technologies has drastically risen. Ranging anywhere from industrial applications to agriculture or geodetic applications, the growing demand has stimulated the need for more sophisticated equipment with seamless accuracy. However, the signal received by a GNSS receiver has always faced the risk of contamination by many different sources of error, and this issue decreases the GNSS positioning accuracy. One of the most notable errors is the delay that occurs mainly in the troposphere layer, which mostly relies on the meteorological condition parameters. In this work, an artificial neural network (ANN)‐based mitigation technique in order to eliminate troposphere delay is presented. Our ANN model trained using the surface meteorological parameters, namely, temperature, humidity, wind speed, maximum wind direction, and pressure with the number of satellites achieved by a GNSS receiver. The result showed that ANN model successfully improved the position accuracy level of the GNSS receiver in both horizontal (2D) and three dimensions (3D) at 43.77% and 19.19%, respectively.     

基于高精度定位平台的定位终端测试研究

在高精度定位领域,中移智行依托中国移动无线基站的优势,发挥自身在软件开发方面的特长,顺势而为推出了高精度定位品牌,成为行业领头羊。在高精度定位网络具备的条件下,定位终端的性能成为当下的关注点。文章依托中移智行的高精度定位网络,对和芯星通公司的多款终端进行测试。实验结果表明,和芯星通的两款高精度模组(UM482、UM4B0)都具有良好的定位性能,能很好地满足高精度定位要求。     

北斗卫星导航系统URE与定位精度分析

北斗卫星导航系统已具有区域无源导航能力,为了研究当前可用星座情况下的系统定位精度,首先分析用户等效测距误差(UERE)结合精度因子(DOP)值的精度评估方法计算模型,然后利用上述方法采用实际数据对比分析了北斗卫星导航系统和GPS系统一段时间内的静态定位精度。通过分析得出,在该段时间内北斗系统定位精度在水平方向上误差优于5 m,在高程方向上误差优于15 m。     

基于Virtex5高性能FPGA的脉冲激光测距系统设计

针对传统模拟电路阈值检测方法存在的缺点,设计出采用高速M/D转换器和高性能Virtex5 FPGA实现激光测距系统.该系统可以大大降低系统误差,提高测距精度.     

基于OpenBus系统的FPGA嵌入式设计与实现

随着FPGA技术的发展,FPGA设计已不再只是硬件电路的设计,而是包含处理器、外围组件和接口逻辑在内的完整数字系统,同时在处理器中编程完成嵌入式代码的FPGA"软"设计。与传统的主要基于硬件描述语言进行FPGA设计开发不同,本文在电路设计软件Altium Designer开发环境下,结合Xilinx公司的ISE设计软件,在AltiumDesigner的创新电子设计平台NanoBoard 3000上,设计实现了基于Altium Designer特有的系统级设计方法 OpenBus系统的32位处理器控制LED的FPGA嵌入式设计。     

基于FPGA的设计安全考虑

现代商业产品设计中,针对设计安全的问题往往考虑不足,这容易引发知识产权纠纷,产品设计被篡改,产品被仿制等诸多问题.为了提高产品的设计信息的安全性,文中介绍了几种方法,可以降低甚至消除产品设计信息被窃取的风险.     

基于FPGA的高精度守时方法研究

提出一种基于现场可编程门阵列(FPGA)的高精度守时方法,以统计学为基准,结合高精度恒温晶振和北斗/GPS双模接收器产生同步标准秒脉冲信号。当授时系统导航卫星失连,系统根据存储晶振脉冲数计算出均值和方差,动态设置系统晶振脉冲计数器阈值从而模拟产生高精度秒脉冲信号,消除晶振累积误差。实验结果表明,1h内授时系统守时误差小于250ns,可满足授时系统在电力、靶场等系统中的守时要求。     

基于FPGA具有自适应功能的数据采集系统设计

为了满足工业上数据采集的自适应需要,本文采用FPGA设计实现了高速数据采集,整个系统分为高速数据采集模块、数据缓冲模块、数据存储模块。其中数据采集模块对滤波放大后的输入信号进行采样,采样率可调;数据缓冲模块负责对采样得到的数据进行缓存：数据存储模块负责将缓存后的数据传输至存储器进行存储。使用Quartus Ⅱ仿真工具对...     

基于FPGA的智能小车综合设计

针对数字电路教学过程中,如何进行课程综合设计问题进行了教学改革实践。首先论述了传统综合设计选题的局限性;接着重点阐述了如何选题、进行教学设计、考核评价方法;并以通信2019级的坡道循迹小车为例,介绍了设计要求与条件、设计方案与设计原理、设计结果,并做了总结。     

基于FPGA的JPEG高速编码系统

介绍了一种基于FPGA的高速编码系统。该系统通过增加编码核的数量实现了并行加速处理图像,利用4个编码核,使系统能够同时并行处理4个相邻的8×8图像块,编码核之前的乒乓缓存设计保证了4个编码核保持高效率工作。系统的DDR缓存保证了编码器的输出能够及时送出,不造成数据阻塞。在系统的firmware管理下,中断程序捕获的码流,由主程序进行码流输出和帧率控制,保证了不会丢帧或浪费编码资源。实验结果表明,该系统满足了10%的压缩率和PSNR 36dB以上的压缩质量的要求。该系统在100MHz下的处理速度为210fps,分辨率为1024×768。实现了较低频率下的高速编码。