软硬件协同容错电源控制系统的验证

本文对卫星星载软硬件协同电源控制系统容错设计进行了介绍，利用故障注入方法对创新一号小卫星电源控制系统的容错设计进行了验证，通过设计针对容错设计的测试方案，对容错设计进行了全面的测试，保证了容错设计的可靠性。     

基于周期粒度的级间寄存器备份机制

单粒子翻转是空间环境下微处理器发生异常的重要诱因之一,随着集成电路特征尺寸的缩小,单粒子翻转不仅会引发单位错误,还会引发大量的多位错误,如何有效解决处理器所面临的多位故障是容错处理器设计面临的新挑战.本文提出了一种基于周期粒度的级间寄存器备份机制的容错方法,采用双流水线冗余结构,通过比较器对比两条流水线的级间寄存器以检测单粒子故障;以周期粒度对级间寄存器的内容进行备份,当检测到单粒子故障时,使用2个周期对流水线进行恢复;为避免脏数据流出流水线,在数据缓存和寄存器堆的入口设置写缓冲,通过延迟写入保证信息可靠性.本文基于实际的SPARC V8结构处理器,对提出的方法进行了具体实现,在实验平台上进行了仿真,仿真结果显示,本文提出的容错方法能够以一定的面积开销实现对SEU、SET、和MBU故障容错,加固处理器的主频最高可以提升70%.     

微处理器故障注入工具与故障敏感度分析

总结了单粒子效应的各种表现形式,明确在集成电路抗单粒子加固时应着重考虑单粒子翻转和单粒子瞬变.通过分析、对比大量故障注入方法,设计了基于仿真的自动故障注入及分析系统,具有模型准确、运行速度快、自动化程度高等特点.采用此系统分析了一款32bit RISC微处理器对单粒子翻转和单粒子瞬变两种故障的敏感度.通过注入约2×105个故障,保证了实验的统计意义.试验分析指出,在设计加固微处理器时应该着重考虑存储单元、时钟信号和关键模块.     

基于码流的软件控制FPGA故障注入系统

基于静态随机存储器的现场可编程逻辑门阵列应用于航天电子系统时,易受到单粒子翻转效应的影响,存储数据会发生损坏。为评估器件和电路在单粒子翻转效应下的可靠性,提出一种基于TCL脚本控制的故障注入系统,可在配置码流层面模拟单粒子翻转效应。介绍了该故障注入系统的实现机制和控制算法,并将该软件控制方法与传统硬件控制方法进行对比分析。设计了一种关键位故障模型,从设计网表中提取关键位的位置信息,缩小了故障注入的码流范围。在Virtex-5开发板XUPV5-LX110T上的故障注入实验表明,该故障注入系统能有效模拟单粒子翻转效应,与传统随机位故障注入相比,关键位故障注入的故障率提高了近5倍。     

面向航空环境的多时钟单粒子翻转故障注入方法

随着新型电子器件越来越多地被机载航电设备所采用,单粒子翻转(Single Event Upset, SEU)故障已经成为影响航空飞行安全的重大隐患。首先,针对由于单粒子翻转故障的随机性,该文对不同时刻发生的单粒子翻转故障引入了多时钟控制,构建了SEU故障注入测试系统。然后模拟真实情况下单粒子效应引发的多时间点故障,研究了单粒子效应对基于FPGA构成的时序电路的影响,并在线统计了被测模块的失效数据和失效率。实验结果表明,对于基于FPGA构建容错电路,采用多时钟沿三模冗余(Triple Modular Redundancy, TMR) 加固技术可比传统TMR技术提高约1.86倍的抗SEU性能;该多时钟SEU故障注入测试系统可以快速、准确、低成本地实现单粒子翻转故障测试,从而验证了SEU加固技术的有效性。     

星载SAR计算机的故障注入测试系统设计

分析了一种基于软件、硬件和仿真技术于一体的故障注入系统.文中介绍在航天环境中,由于单粒子事件对计算机产生不良影响,致使星载设备计算机软件必须采取一系列纠错、容错等措施才能实现高可靠性和高安全性,但采取的这些措施在实际航天环境中是否有效,需要在地面进行测试.利用故障注入系统进行地面测试就是一种有效的测试方法.     

一种SRAM型FPGA单粒子效应故障注入方法

随着FPGA在航天领域的广泛应用,SRAM型FPGA的单粒子故障也越来越引起人们的重视,用故障注入技术模拟单粒子效应是研究单粒子效应对SRAM器件影响的重要手段,该文主要研究SRAM型FPGA单粒子翻转、单粒子瞬态脉冲的故障注入技术,并在伴随特性的基础上,提出一种单粒子瞬态脉冲故障注入技术。该方法使注入故障脉冲宽度达到...     

基于簇的寄存器堆功耗管理方法

本文采用软硬件协同设计技术,提出以寄存器簇为粒度对嵌入式处理器寄存器堆进行功耗管理的方法.在软件方面,面向寄存器簇的编译优化使循环程序段中寄存器的编号尽可能相邻;在硬件方面,采用寄存器簇缓冲器过滤对寄存器堆的访问并降低其动态功耗,采用基于寄存器簇的动态电压调节电路和门控预充电路降低存储单元和位线的泄漏功耗.实验结果表明,本文方法将寄存器堆的总功耗降低约44.7%,比传统方法达到了功耗、面积和延迟的更优折衷.     

SRAM型FPGA单粒子翻转模拟系统研究

SRAM型FPGA在空间辐照环境下,容易受到单粒子效应的影响,导致FPGA存储单元发生位翻转,翻转达到一定程度会导致功能错误。为了评估FPGA对单粒子效应的敏感程度和提高FPGA抗单粒子的可靠性,对实现故障注入的关键技术进行了研究,对现有技术进行分析,设计了单粒子翻转效应敏感位测试系统,利用SRAM型FPGA部分重配置特性,采用修改FPGA配置区数据位来模拟故障的方法,加速了系统的失效过程,实现对单粒子翻转敏感位的检测和统计,并通过实验进行验证,结果表明:设计合理可行,实现方式灵活,成本低,为SRAM型FPGA抗单粒子容错设计提供了有利支持。     

可重构硬件芯片级故障定位与自主修复方法

 外部集中控制的可重构硬件容错系统,其重构控制算法复杂、重构时间开销大,且存在单点失效问题.本文研究芯片级分布式在线自主容错技术,提出了能够实现芯片级自修复的新型可重构硬件细胞阵列结构,阐述了互连资源的在线故障定位和自主修复方法.设计了功能细胞电路和容错开关块电路,采用分段定位法检测互连资源中多路器故障和连线开路故障,通过重配置布线和线移位操作分别实现多路器与连线故障自修复.以4位串并乘法器电路为例进行实验验证,分析了容错设计的硬件开销与时间开销,实验结果表明新方案的容错时间短、资源利用率高.     

On the Consolidation of Mixed Criticalities Applications on Multicore Architectures

In this paper we propose a hybrid solution to ensure results correctness when deploying several applications with different safety requirements on a single multi-core-based system. The proposed solution is based on lightweight hardware redundancy, implemented using smart watchdogs and voter logic, combined with software redundancy. Two techniques of software redundancy are used: the first one is software temporal triple modular redundancy, used for those tasks with low criticality and no real-time requirement. The second software redundancy technique is triple module redundancy for tasks with high criticality and real-time requirements, assisted by a hardware voter. A hypervisor is used to separate each task in the system in an independent resource partition, thus ensuring that no functional interference is occurring. The proposed solution has been evaluated through hardware and software fault injection on two hardware platforms, featuring a dual-core processor and a quad-core processor respectively. Results show a high fault tolerance achieved using the proposed architecture.     

下一代网络核心业务平台的可靠性分析

基于随机Petri网,提出了一种计算NGN核心业务平台可靠性的方法。对双机热备份容错系统和N 1互备份容错系统的硬件环境分别进行了可靠性建模与分析。提出了软件模块容错方法,并得到了该方法的软件模块可靠性表示方法;然后从软件模块的角度,对业务软件的可靠性进行了建模与分析。最后给出了一个实例,分析了NGN核心业务平台的硬件系统和业务软件是如何协作满足业务可靠性要求。     

New Non-Scan DFT Techniques to Achieve 100% Fault Efficiency

This paper suggests three techniques on non-scan DFT of sequential circuits. The proposed techniques guarantee 100% fault efficiency by using combinational ATPG tool. In all the techniques, an additional circuit called CRIS is proposed to reach unreachable states on the state register of a machine. The second and third techniques use an additional hardware DL to uniquely identify a state appearing in a state register. The design of DL is universal. Test length and hardware overhead outperform the similar approaches.     

Maintenance of reliable real time systems: Hardware versus software tradeoffs

The maintenance features in a high reliability real time control system form an important component in the total system. It is essential that software and hardware maintenance features function in an effective manner to ensure a high level of reliability in real time systems. Hardware maintenance features include redundant processors, self-checking circuits, diagnostic microcode etc., while software maintenance features include fault recovery programmes, audits, diagnostics etc. In this paper, we examine briefly the relationship of maintenance software to hardware in current high reliability real time systems, and how this relationship is likely to change in the future. Discussion in the paper centres around issues such as: factors that contribute to effective maintenance design; hardware characteristics that affect software; partitioning of maintenance functions between software, firmware and hardware; and current trends in maintenance of real time systems.     

基于六氟化硫气体分解物的高压设备专家诊断系统

本文采用小波神经网络的专家诊断方法,提出了一种基于六氟化硫气体分解物的高压设备专家诊断系统的思路和方法,并且将良好的软件和硬件协同应用于高压设备专家诊断中,用于分析气体分解物的含量并做出高压设备的故障判断与对故障的预测。介绍专家诊断系统的硬件组成和软件实现方式,并通过与其他业内常用方法的比较进而突出本方法的优势。最后,通过分析一些列实验数据证明专家诊断系统的可靠性和实用性。     

Reliability Properties Assessment at System Level: A Co-Design Framework

This paper introduces an enhanced hardware/software co-design framework allowing the designer to introduce hardware fault detection properties in the system under consideration. By considering reliability requirements at system level, within a hw/sw co-design flow, it is possible to evaluate overheads and benefits of different solutions. System specification, hardware and software concurrent fault detection design methodologies and hw/sw partitioning are the three key factors taken into account. The paper discusses these aspects providing a complete overview of the reliability co-design project.     

三余度飞控计算机架构及其可靠性研究

余度架构设计是解决飞控计算机可靠性问题的有效途径。为了满足高可靠性飞控计算机系统对可靠性和容错性的特殊要求的目的,提出一种新型三余度飞控计算机的余度架构方案,描述飞控计算机冗余设计方法,设计余度计算机软硬件的总体框架,采用马尔可夫方法对该方案进行了可靠性分析,获得了故障覆盖率和失效率对飞控计算机整体可靠性的影响结果,得到所设计余度架构方案可行的结论。