微处理器故障注入工具与故障敏感度分析

总结了单粒子效应的各种表现形式,明确在集成电路抗单粒子加固时应着重考虑单粒子翻转和单粒子瞬变.通过分析、对比大量故障注入方法,设计了基于仿真的自动故障注入及分析系统,具有模型准确、运行速度快、自动化程度高等特点.采用此系统分析了一款32bit RISC微处理器对单粒子翻转和单粒子瞬变两种故障的敏感度.通过注入约2×105个故障,保证了实验的统计意义.试验分析指出,在设计加固微处理器时应该着重考虑存储单元、时钟信号和关键模块.     

星载SAR计算机的故障注入测试系统设计

分析了一种基于软件、硬件和仿真技术于一体的故障注入系统.文中介绍在航天环境中,由于单粒子事件对计算机产生不良影响,致使星载设备计算机软件必须采取一系列纠错、容错等措施才能实现高可靠性和高安全性,但采取的这些措施在实际航天环境中是否有效,需要在地面进行测试.利用故障注入系统进行地面测试就是一种有效的测试方法.     

航天单粒子事件故障注入系统研究

本文介绍了一种基于内存故障注入和总线故障注入相结合的单粒子事件故障注入系统．首先介绍了故障注入系统的功能及框架，然后以通用性和可扩展性为前提，对实现故障注入器的关键技术进行了探讨．测试结果表明。利用本文介绍的故障注入系统，具有成本低、通用性强、故障注入方便快捷、全动态实时和定量注入等特点．     

基于SoC设计的软硬件协同验证技术研究

软硬件协同验证是SoC设计的核心技术。其主要目的是验证系统级芯片软硬件接口的功能和时序,验证系统级芯片软硬件设计的正确性,以及在芯片流片回来前开发应用软件。本文介绍了基于SoC设计的软硬件协同验证方法学原理及其验证流程。然后分析了SoC开发中采用的3种软硬件协同验证方案,ISS方案、CVE方案、FPGA／EMULATOR方案,对其验证速度、时间精度、调试性能、准备工作、价格成本、适用范围等各方面性能做出比较并提出应用建议。     

基于SoC设计的软硬件协同验证技术研究

软硬件协同验证是SoC设计的核心技术。介绍了基于SoC设计的软硬件协同验证方法学原理及其验证流程。然后分析了SoC开发中采用的3种软硬件协同验证方案,对其各方面性能做出比较并提出应用建议。     

一种基于SystemC的软硬件协同设计方法

随着集成电路工艺的飞速发展,传统的设计方法已不能满足设计高集成度的复杂数字系统的要求。软硬件协同设计成为嵌入式系统设计的新方法。SystemC是一种兼容C++的系统建模语言,它同时支持RTL级、行为级和系统级描述,使其成为软硬件协同设计平台的基础。     

SOC设计的软硬件协同验证研究

软硬件协同验证是SOC的核心技术.通过分析SOC验证方法与软硬件协同验证技术,提出C与平台相合的协同验证方法.该方法是在系统级用SystemC确定SOC系统的体系框架、存储量大小、接口IO与验证软件算法的可行性、有效性、可靠性.在硬件设计中,利用验证可重用的硬IP和软IP快速建立SOC系统,并把核心IP集成嵌入进SOC系统中.在软件设计中,利用成熟的操作系统与应用系统来仿真验证SOC芯片的功能与性能.该方法应用于一个基于ARM7TDMI的SOC设计,大大缩短了验证时间,提高了验证效率与质量.     

基于事务级软硬件协同仿真技术的研究

介绍了基于事务级的软硬件协同仿真技术的基本概念,提出了一种层次化的实现结构。该结构将事务级软硬件协同仿真功能进行逻辑划分,便于系统的模块化实现和功能扩展。并在电子科技大学研制的“CD6501型SoC软硬件协同验证系统”上对一个分组交换模块进行事务级软硬件协同仿真;通过测试,表明该分层结构能较好地完成事务级软硬件协同仿真任务,同时提高了协同仿真速度。     

软硬件协同减少媒体处理器中寄存器文件写次数的方法

在嵌入式系统的应用中,程序代码中存在着相当多的局部变量,这些局部变量的使用范围(生存期)通常都很小.相关指令在流水中需要局部变量的值可以直接从旁路逻辑中得到,并在流水中完成局部变量值的全部使用.对这种局部变量就没有必要将流水输出结果写回寄存器文件,以减少对寄存器文件(RF)的读写操作次数,从而降低对寄存器文件端口的读写要求.决定是否将结果写回寄存器文件的关键的是要确定寄存器的生存期以及流水中旁路逻辑的情况,本文根据所设计的媒体处理器提出了一种确定程序代码中寄存器生存期的算法,并通过指令编码实现对硬件结构的使能控制,即对流水输出结果写回寄存器文件的控制.软件仿真结果表明,对DSP中不同的应用程序平均可以减少94%的寄存器文件写次数.     

嵌入式系统的软硬件协同设计

协同设计改变了传统的设计反复修改系统方案的缺点，通过综合分析系统软硬件功能，最大限度地挖掘系统软硬件之间的并发性，将软硬件开发结合得更紧密，可以大大提高设计效率，使设计出来的系统工作在最佳工作状态。本文将系统地阐述软硬件协同设计技术。     

基于SRAM型FPGA单粒子效应的故障传播模型

SRAM型FPGA在辐射环境中易受到单粒子翻转的影响,造成电路功能失效.本文基于图论和元胞自动机模型,提出了一种针对SRAM型FPGA单粒子效应的电路故障传播模型.本文将单粒子翻转分为单位翻转和多位翻转来研究,因为多位翻转模型还涉及到了冲突处理的问题.本文主要改进了耦合度的计算方式,通过计算FPGA布局布线中的相关配置位,从而使得仿真的电路故障传播模型更接近于实际电路码点翻转的结果,与以往只计算LUT相关配置位的方法比较,平均优化程度为19.89%.最后阐述了本模型在故障防御方面的一些应用,如找出最易导致故障扩散的元胞.     

SEU电荷收集模式的器件级仿真

文章通过计算机模拟仿真的方法对单粒子翻转(SEU)电荷收集的三种模式进行研究.模拟结果表明,在SEU的三种电荷收集模式中.浓度梯度引起的扩散电荷收集和漏斗区的漂移电荷收集对SEU影响很小.它们均只在短时间内对电荷收集有作用.所以对SEU的影响不大,随着集成电路的发展,由于漏斗电场的减弱,漏斗区的漂移作州越来越小,在SEU的产牛过程中,耗尽层的漂移对SEU的产生起主要作用.     

Assessing the Soft Error Rate of Digital Architectures Devoted to Operate in Radiation Environment: A Case Studied

The effects of transient bit flips on the operation of processor based architectures is investigated through fault injection experiments performed in the hardware itself by means of the interruption mechanism. Such an approach is based on the execution, as the consequence of an interruption signal assertion, of pieces of code called CEU (Code Emulating Upsets), asynchronously downloaded in a suitable memory area. This paper focuses in the methodology followed to set-up CEU injection experiments on a digital architecture, illustrating it main steps by means of a studied case: the 80C51 microcontroller. Results obtained from automated fault injection sessions performed using the capabilities of a devoted test system, will point out the capabilities and limitations of the studied approach.     

一种基于三联锁结构的单粒子翻转加固锁存器

本文提出了一种基于三联锁结构的单粒子翻转加固锁存器。该锁存器使用保护门和反相器在其内部构建三路反馈,以此获得对发生在任一电路节点上的单粒子效应的自恢复能力,有效抑制由粒子轰击半导体引发的电荷沉积带来的影响。本文在详细分析已报道的三种抗辐射锁存器结构可靠性的基础上,针对其在单粒子效应作用下,或单粒子效应和耦合串扰噪声的共同作用下依然可能发生翻转的问题,指出本文提出的锁存器可通过内部的三联锁结构对上述问题进行有效的消除。所有结论均得到电路级单粒子效应注入仿真结果,以及基于经典串扰模型模拟串扰耦合和单粒子效应共同作用的仿真结果的支持和验证。     

激光定位深亚微米CMOS SRAM单粒子翻转敏感区

The pulsed laser facility for SEU sensitivity mapping is utilized to study the SEU sensitive regions of a 0.18/zm CMOS SRAM cell. Combined with the device layout micrograph, SEU sensitivity maps of the SRAM cell are obtained. TCAD simulation work is performed to examine the SEU sensitivity characteristics of the SRAM cell. The laser mapping experiment results are discussed and compared with the electron micrograph information of the SRAM cell and the TCAD simulation results. The results present that the test technique is reliable and of high mapping precision for the deep submicron technology device.     

An FPGA-Based Approach for Speeding-Up Fault Injection Campaigns on Safety-Critical Circuits

In this paper we describe an FPGA-based approach to speed-up fault injection campaigns for the evaluation of the fault-tolerance of VLSI circuits. Suitable techniques are proposed, allowing emulating the effects of faults and observing faulty behavior. The proposed approach combines the efficiency of hardware-based techniques, and the flexibility of simulation-based techniques. Experimental results are provided showing that significant speed-up figures can be achieved with respect to state-of-the-art simulation-based fault injection techniques.     

小尺寸NMOS和PMOS SEU敏感性对比分析

使用软件模拟的方法对NMOS和PMOS的单粒子翻转(SEU)特性进行份真,通过在阱内外碰撞的两种情况下对小尺寸NMOS和PMOS的SEU敏感性进行对比可知,对于深亚微米阶段相同工艺的器件,在阱外碰撞时,NMOS一定比PMOS对SEU敏感;但对于阱内碰撞,NMOS和PMOS对SEU的敏感性要视具体情况而定.     

Xilinx FPGA抗辐射设计技术研究

针对Xilinx FPGA在航天应用中的可行性,文章分析了Xilinx FPGA的结构以及空间辐射效应对FPGA的影响,结合实际工程实践给出了提高其可靠性的一些有用办法和注意事项,如冗余设计、同步设计、自检等.表明配置信息的周期刷新和三模冗余设计是减轻单粒子效应的有效方法.     

真实FPGA器件下单粒子软错误评估工具设计

FPGA器件在航天领域应用广泛,然而在空间环境下,基于SRAM工艺的FPGA器件极易受到单粒子翻转(Single Event Upsets,SEU)影响而导致电路发生软错误。针对具有代表性的Xilinx Virtex系列器件进行了SEU评估方法的研究,设计并开发了一款面向Virtex器件的SEU效应评估工具,并与FPGA标准设计流程进行了有效融合。实验结果表明,提出的评估方法和工具对Virtex器件的SEU效应可以进行准确的评估,从而为FPGA结构设计和应用开发提供先于硬件实现的软件验证环境,对高可靠性FPGA芯片的研究、开发和设计都具有重要意义。     

1553B总线通讯的可靠性设计

为保证通讯的正常时序和避免空间环境[尤其是单粒子翻转效应（SEU）]对1553B总线通讯的危害性影响,建立了1553B总线通讯通用的失效模式分析模型。针对不满足通讯时序而引起的通讯失效,通过增加握手时序的方式加以避免。软件设计中针对典型的失效模式,如中断无法响应、帧格式错误等,给出与一般通讯软件不同的高可靠性软件设计流程,具体在设计方法上采取寄存器定时更新、存储区表决法以及冗余设计等可靠性措施避免失效,并通过对固定位置的存储单元模拟SEU故障注入的方式进行验证,降低了单粒子翻转的危害性,提高了1553B总线通讯的可靠性,具有普遍意义。