2700V4H-SiC结势垒肖特基二极管

在76.2 mm 4H-SiC晶圆上采用厚外延技术和器件制作工艺研制的结势垒肖特基二极管(JBS).在室温下,器件反向耐压达到2700 V.正向开启电压为0.8V,在VF=2V时正向电流密度122 A/cm2,比导通电阻Ron=8.8 mΩ·cm2.得到肖特基接触势垒qφв=1.24 eV,理想因子n=1.     

4H-SiC双层浮结肖特基势垒二极管温度特性研究

为了增强器件高温条件下的适应性,对4H-SiC双层浮结肖特基势垒功率二极管的温度特性进行了研究.结果表明,当温度变化时,器件的阻断电压、通态电阻、反向漏电流及开关时间等电学性质均要发生一定的变化.作为一种基于浮结技术的sic新器件,通过数值模拟方法对其特征参数进行优化,可使其承载电流能力、阻断特性和开关速度等得到进一步...     

4H-SiC TSOB结势垒肖特基二极管静态特性

为增强器件的反向耐压能力,降低器件的漏电功耗,采用Silvaco TCAD对沟槽底部具有SiO₂间隔的结势垒肖特基二极管(TSOB)的器件特性进行了仿真研究。通过优化参数来改善导通压降(V_F)-反向漏电流(I_R)和击穿电压的折衷关系。室温下,沟槽深度为2.2 μm时,器件的击穿电压达到1 610 V。正向导通压降为2.1 V,在V_F=3 V时正向电流密度为199 A/cm²。为进一步改善器件的反向阻断特性,在P型多晶硅掺杂的有源区生成一层SiO₂来优化漂移区电场分布,此时改善的器件结构在维持正向导通压降2.1 V的前提下,击穿电压达到1 821 V,增加了13%。在1 000 V反向偏置电压下,反向漏电流密度比普通结构降低了87%,有效降低了器件的漏电功耗。普通器件结构的开/关电流比为2.6×10³(1 V/-500 V),而改善的结构为1.3×10⁴(1 V/-500 V)。     

6H-SiC高压肖特基势垒二极管

在可商业获得的N型6H-SiC晶片上,通过化学气相淀积,进行同质外延生长,在此结构材料上,通过热蒸发,制作Ni/6H-SiC肖特基势垒二极管．测量并分析了肖特基二极管的电学特性,结果表明,肖特基二极管具有较好的整流特性：反向击穿电压约为450V,室温下,反向电压VR=-200V时,反向漏电流JL=5×10-4A*cm-2;理想因子为1.09,肖特基势垒高度为1.24—1.26eV,开启电压约为0.8V．     

6H-SiC高压肖特基势垒二极管

在可商业获得的 N型 6 H - Si C晶片上 ,通过化学气相淀积 ,进行同质外延生长 ,在此结构材料上 ,通过热蒸发 ,制作 Ni/6 H- Si C肖特基势垒二极管 .测量并分析了肖特基二极管的电学特性 ,结果表明 ,肖特基二极管具有较好的整流特性 :反向击穿电压约为 45 0 V,室温下 ,反向电压 VR=- 2 0 0 V时 ,反向漏电流 JL=5× 10 - 4 A· cm- 2 ;理想因子为 1.0 9,肖特基势垒高度为 1.2 4— 1.2 6 e V ,开启电压约为 0 .8V     

高压Ti／6H-SiC肖特基势垒二极管

在N型6H-SiC外延片上,通过热蒸发,制作Ti／6H-SiC肖特基势垒二极管(SBD)．通过化学气相淀积,进行同质外延生长,详细测量并分析了肖特基二极管的电学特性,该肖特基二极管具有较好的整流特性．反向击穿电压约为400V,室温下,反向电压VR＝200V时,反向漏电流JR低于1×10－4A／cm2．采用Ne离子注入形成非晶层,作为边缘终端,二极管的击穿电压增加到约为800V．     

Ni，Ti/4H-SiC肖特基势垒二极管

采用本实验室生长的4H-SiC外延片,分别用高真空电子束蒸Ni和Ti做肖特基接触金属,Ni合金作欧姆接触,SiO_2绝缘环隔离减小高压电场集边效应等技术,制作出4H-SiC肖特基势垒二极管(SBD)。该器件在室温下反向击穿电压大于600 V,对应的漏电流为2.00×10~(-6)A。对实验结果分析显示,采用Ni和Ti作肖特基势垒的器件的理想因子分别为1.18和1.52,肖特基势垒高度为1.54 eV和1.00 eV。实验表明,该器件具有较好的正向整流特性。     

基于结终端扩展的4H-SiC肖特基势垒二极管研制

采用高真空电子束热蒸发金属Ni分别作肖特基接触和欧姆接触,离子注入形成结终端扩展表面保护,研制出Ni/4H-SiC肖特基势垒二极管(SBD)。I-V特性测量说明,Ni/4H-SiCSBD有较好的整流特性,热电子发射是其主要的运输机理。实验测量其反向击穿电压达1800V,且反向恢复特性为32ns。     

具有场限环终端的6500 V 4H-SiC结势垒肖特基二极管的研制

阐述了6 500 V4H-SiC结势垒肖特基(JBS)二极管的设计、仿真和制备过程,并对流片结果进行了测试,分析了测试结果与仿真结果差异的原因。通过仿真对比分析了漂移区厚度、掺杂浓度、有源区p+区和场限环终端参数对器件电学特性的影响,数值模拟优化了器件元胞和终端结构的漂移区、有源区和场限环的结构参数。根据模拟结果,4H-SiC漂移区掺杂浓度为1.08×1015 cm-3、厚度为60μm,采用经过优化的70个场限环终端结构,通过完整的工艺流程,完成6 500 V4H-SiC JBS的制备。测试结果显示,室温下当6 500 V4H-SiC JBS正向导通电流密度达到3.53×105 A/m2时,正向压降为4 V,器件的反向击穿电压约为8 000 V。     

4H-SiC TSOB结势垒肖特基二极管的结构优化设计

室温下,沟槽底部有氧化物间隔的结势垒肖特基二极管的击穿电压达到2 009V,正向导通压降为2.5V,在正向偏压为5V时,正向电流密度为300A/cm2。在P型多晶硅掺杂的有源区生成双层SiO2间隔,以优化漂移区电场分布,正向导通压降为2.5V,击穿电压达到2 230V,耐压值提高11%。反向电压为1 000V时,反向漏电流密度比普通结构降低90%,有效地降低了器件的漏电功耗。普通结构的开/关电流比为2.56×103(1~500V),而改进结构的开/关电流比为3.59×104(1~500V)。     

新型4H—SiC阳极凹槽D—RESURF肖特基二极管研究

提出了一种新型4H-SiC阳极凹槽D-RESURF肖特基二极管结构.阳极凹槽使器件反偏时横向电场增强,加快漂移区耗尽.同时,利用D-RESURF技术,提高器件击穿电压和正向导通特性;利用二维数值模拟,从耐压的角度,对降场层的厚度、浓度和长度进行优化.结果表明,新结构较之常规单RESURF结构,击穿电压从890 V提高到1672 V,导通电流为80 mA/mm时,压降从4.4 V降低到2.8 V.     

Cu/,Ni/4H-SiC Schottky势垒的退火研究

采用磁控溅射方法分别在n型4H-SiC上沉积Cu,Ni金属薄膜形成Schottky接触，并进行不同温度下的退火，通过I-V和C-V测试，研究不同退火温度对Schottky势垒高度以及理想因子的影响. 研究结果表明，对Cu,Ni金属，适当的退火温度能提高其与4H-SiC所形成的Schottky势垒高度，改善理想因子，但若退火温度过高，则会导致接触的整流特性退化.器件在退火前后，反向漏电流都较小. 热电子发射是其主要的输运机理. 所制备的金属半导体接触界面比较理想，无强烈费米能级钉扎     

3C-SiC功率肖特基二极管特性的计算机分析

由描述功率肖特基二极管电学特性的基本方程出发，结合对典型整流电路效率、器件正向压降、反向耐压及温度特性等参数的数值分析，给出3C－SiC功率肖特基二极管折衷优化设计的理论依据。     

Investigation of lateral spreading current in the 4H-SiC Schottky barrier diode chip

Lateral current spreading in the 4H-SiC Schottky barrier diode(SBD)chip is investigated.The 4H-SiC SBD chips with the same vertical parameters are simulated and fabricated.The results indicate that there is a fixed spreading resistance at on-state in current spreading region for a specific chip.The linear specific spreading resistance at the on-state is calculated to be 8.6 Ω/cm in the fabricated chips.The proportion of the lateral spreading current in total forward current(Psp)is related to an-ode voltage and the chip area.Psp is increased with the increase in the anode voltage during initial on-state and then tends to a stable value.The stable values of Psp of the two fabricated chips are 32％and 54％.Combined with theoretical analysis,the pro-portion of the terminal region and scribing trench in a whole chip(Ksp)is also calculated and compared with Psp.The Ksp val-ues of the two fabricated chips are calculated to be 31.94％and 57.75％.The values of Ksp and Psp are close with each other in a specific chip.The calculated Ksp can be used to predict that when the chip area of SiC SBD becomes larger than 0.5 cm2,the value of Psp would be lower than 10％.     

4H-SiC肖特基微型同位素电池(英文)

半导体同位素电池由于其寿命长、集成性优良、环境适应性强等特点成为解决MEMS能源问题的理想手段。利用4H-SiC材料的宽禁带特性,制造了4H-SiC肖特基同位素电池。对电池的耗尽层厚度以及掺杂浓度进行了优化设计,对肖特基金属进行了选择。使用4mCi/cm2的63Ni作为同位素电池的放射源对制造的同位素电池进行了测试。测试结果表明,该同位素电池可以获得31.3nW/cm2的功率密度、0.5V的开路电压、3.13×10-8A/cm2的短路电流密度和1.3%的转换效率。将电池的输出特性和硅基的平板型、3D结构电池输出特性进行了比较,证明4H-SiC肖特基同位素电池能够获得较高的功率密度。电池的性能可通过提升势垒高度、提高工艺质量、更换同位素等方式得到提高。     

4H-SiC结型势垒肖特基二极管的制作与特性研究

本文设计制作了两种具有不同结构参数的4H-SiC结型势垒肖特基二极管,在制作过程中采用了两种制作方法：一种是对正电极上的P型欧姆接触进行单独制作,然后制作肖特基接触的工艺过程;另一种是通用的通过一次肖特基接触制作就完成正电极制作的工艺过程。器件制作完成后,通过测试结果比较了采用场限环作为边界终端与未采用边界终端的器件的反向特性,结果显示采用场限环有效地提高了该器件的击穿电压,减小了其反向电流。另外,测试结果还显示采用独立制作P型欧姆接触的工艺过程有效提高了4H-SiC结型势垒肖特基二极管的反向特性,其中P型欧姆接触的制作过程和结果也在本文中做出了详细叙述。