用于SoPC的FFT运算模块设计及实现

介绍了Cooley-Tukey基4频域抽取FFT的硬件设计方法.设计采用迭代实现,点数为4096时占用的FPGA组合逻辑资源比级联流水线实现节省80%以上.同时介绍了Avalon总线接口模块的设计,利用这个模块可以把FFT运算模块接入SoPC.     

基于Microblaze的LCD控制器的设计

针对字符型LCD的控制时序,提出了一种基于Microblaze的LCD控制器的SoPC方案.研究了Microblaze软核的系统结构、LCD控制器IP核的接口方案及其实现过程.经过测试,验证了该方案可以有效地实现LCD显示.     

由FFT芯片构成的并行FFT结构

快速傅立叶变换（ＦＦＴ）在计算机层析影象技术,语间识别,图像处理等域得了广泛的应用。随着计算机应用的发展,越来越需要对大规模的数据进行变换。并行ＦＦＴ是完成快速数据变换的一种方法。本文提出一咱由小规模ＦＦＴ芯片构成并行ＦＦＴ的方法,楞用于大规模数据的变换,并对其并行结构的面积和执行时间进行了探讨,还提出了具有容错功能的并行ＦＦＴ网络。     

基于SOPC的LED显示屏控制器设计

可编程片上系统(SOPC)是一种灵活、高效的片上系统解决方案,为LED控制系统设计提供了一条新的途径。介绍了基于SOPC的LED脱机显示屏控制系统硬件和软件的设计,系统地阐述了采用Altera公司的Cyclone芯片为核心的硬件平台构建,并且给出LED控制系统的设计框图。详细介绍了NiosⅡ系统中USB控制模块、以太网控制模块和LED控制模块等自定义模块的设计。最后分析系统软件的设计流程及部分实现要点。设计结果表明采用SOPC解决方案具有较高灵活性和稳定性,LED显示屏的性能有明显的提高。     

基于微程序技术的存储控制器的研究和设计

以一个应用于网络与通讯领域的SOC芯片研发项目为背景,设计了SOC芯片上的存储控制器.该存储控制器基于动态微程序控制技术,用RAM阵列来存储控制字,在SOC芯片初始化时由用户写入控制字,在芯片工作时,也可通过系统总线对RAM阵列进行写操作,使控制字能动态地改变.该结构的存储控制器具有高度的灵活性,可灵活地根据SOC芯片外接的存储器类型进行配置,能够与多种类型的存储器实现无缝连接使用.相比仅适用于某类型存储器的控制器,该存储控制器具有较大的应用优势.     

一种基于FPGA的FFT阵列处理器

提出一种新的FFT信号处理器的实现方法 ,使用抽取算法在基于FPGA的FFT硬件处理IP上实现并行大点数快速傅立叶变换 ,由于采用专用FFT硬件处理与DSP相结合的处理结构 ,使处理速度大幅度提高。理论和仿真分析论证了该方法的有效性     

FFT算法的FPGA实现

在信号处理中,FFT占有很重要的位置,其运算时间影响整个系统的性能。传统的实现方法速度很慢,难以满足信号处理的实时性要求。针对这个问题,本文研究了基于FPGA芯片的FFT算法,把FFT算法对实时性的要求和FPGA芯片设计的灵活性结合起来,采用Alter公司的CycloneⅡ系列FPGA芯片EP2C35F672C8,用VHDL语言编程,最后分别使用Quartus Ⅱ和Matlab软件开发工具验证实现。     

1M点FFT算法的FPGA设计与实现

采用可编程门阵列（FPGA）实现FFT算法,增加了信号处理的实时性。针对高速宽带信号的谱分析,提出了一种采用FPGA计算1M点FFT的实现方法,并对运算结果进行了测试验证。该成果同样适用于窄带信号的细微特征分析。     

基于正交频分复用调制的低压电力线高速数据通信

文章首先介绍了低压电力线用于数据传输的接入方式和信道特性 ,然后在分析了正交频分复用原理的基础上 ,提出采用Altera公司的APEX2 0K系列可编程逻辑器件的正交频分复用基带硬件解决方案 ,并用matlab模拟信道特性对结果进行了分析。     

基于DSP的电网谐波检测系统研究

分析研究了在电力系统测控中应用数字信号处理器的优势,并且设计了以DSP处理器TMS320F2812为核心的电网谐波检测分析系统.通过多路同步采集将电网电量数据输入系统,在处理器中完成数据倒序处理和快速傅立叶变换等相关的运算处理工作,可以得到各次谐波含量.     

基于ADSP-TS201S的雷达信号处理研究

介绍了ADI公司数字信号处理（DSP）芯片ADSP-TS201S的主要性能以及雷达信号处理的主要功能和算法,以雷达信号处理中常用的快速傅里叶变换（FFT）算法为例,结合TS201S的结构特点,讨论了如何通过优化软件编程的方法来缩短算法执行时间以满足系统实时性的要求,体现了TS201S对算法适应性强、程序调试方便、可靠性...     

基于“魂芯一号”的雷达信号处理机设计

以4片"魂芯一号"国产高性能DSP处理器和FPGA为核心,设计了一种新型通用雷达信号处理机。处理机采用高速链路口实现4片DSP处理器之间的点对点通信,采用Altera公司的高端FPGA芯片作数据预处理和接口协议转换。该处理机具有很高的运算性能和数据交换能力,并具有较好的通用性、可重构性和扩展性。通过运算性能测试,并在信号处理机上实现某数字阵列雷达信号处理,验证了"魂芯一号"的性能和应用价值。     

一种低功耗2DDFT芯片的前端设计与验证

本文基于Nangate45nmCMOS开放工艺库,设计了一种适用于数字图像处理的二维离散傅里叶变换（2-DimensionalDiscreteFourierTransform,2DDFT）芯片,并对其进行了前端验证．该芯片采用时域抽取法基-2快速傅里叶算法（Radix-2FastFourierTransform）以及优化的流水线结构,使得设计难度大大降低,处理速度得到较大提升．功能验证和逻辑综合后的结果显示,该芯片能够在250MHz时钟频率下工作,只需延迟1211个时钟周期即开始输出一个由16位单精度定点数构成的32×32位复数矩阵的DFT值,且在0．9V电压下功率为143mW,表明芯片在速度、精度以及功耗上均满足低功耗数字图像处理系统的要求．     

基于AD9361星载USB测控接收设备设计

针对星载统一S频段(Unified S-band, USB)测控应答机遥控接收高动态问题,提出了一种USB接收设备的设计方法。该方法基于AD9361+现场可编程逻辑门阵列(Field Programmable Gate Array, FPGA)硬件平台,采用并行+串行快速傅里叶变换(Fast Fourier Transform, FFT)实现信号载波频率捕获,载波环路使用2阶锁频环(Frequency Lock Loop, FLL)辅助3阶锁相环(Phase Lock Loop, PLL)环路进行跟踪,遥控副载波环路采用2阶PLL环进行跟踪。对方法的可行性进行了理论推导,使用Matlab进行仿真,结果表明该方法可以满足多普勒动态不小于32 kHz/s下遥控数据解调要求。     

基于SOPC的高分辨率显示控制器的设计与实现

针对传统嵌入式系统中处理器主频不是很高时,处理器自带的显示控制器难以驱动高分辨率的显示器的问题,提出一种基于SOPC的显示控制器的设计方案。通过在Xilinx公司Spartan-6系列FPGA的开发板上实验,在microblaze软核处理器实现对LCD显示器的驱动,验证了本设计的可行性。     

基于SOPC的实时图像处理系统设计

介绍了基于可编程片上系统（system on programmable chip,SOPC）技术的图像处理系统的软硬件设计,创建了CMOS图像传感器控制器IP核和VGA显示控制器IP核,实现了图像的采集和显示,并由NiosⅡ软核实现了基于Sobel算子的图像边缘检测算法。采用此系统不仅可以获得良好的实时性,还能大大简化...     

基于PowerPC的雷达通用处理机设计

介绍了一种高性能雷达通用处理机,以4片PowerPC高性能通用处理器为核心,采用VPX总线标准,符合通用化、标准化、系列化的要求。处理机采用PowerPC通用处理器和RapidIO高速串行接口,具有较强的处理能力和数据交换能力,较好的通用性、可重构性和扩展性;采用VxWorks实时操作系统和VSIPL数学函数库,提高软件开发效率。最后通过合成孔径雷达(SAR)实时成像处理和性能评估,验证了通用处理器替代DSP作雷达通用处理的可行性。     

基于FPGA的数字脉冲压缩技术

简述了脉冲压缩技术的原理以及APEX20KE系列FPGA的特点,给出了基于FPGA实现FFT的结构框图。在此基础上实现实时脉冲压缩的频域算法。该方法具有快速稳定、结构简单、性能价格比较高等特点。     

基于Nios Ⅱ的双网卡系统设计

针对嵌入式系统领域中网络通讯的安全备份需求特性,以Nios Ⅱ软核处理器为核心,搭配LAN91C111等外围芯片,提出一种基于Nios Ⅱ平台的双网卡系统软硬件设计方案。     

基于SOC的PAGER控制芯片设计

文章讨论了PAGER控制器芯片（ZQD021）的系统设计，该控制器内部集成了FLASH，SRAM，POCSAG协议解码器和嵌入式MCU CORE。重点分析了芯片的可测性设计（DFT），内嵌FLASH设计，低功耗设计，其设计方法和思路对消费类和嵌入式控制芯片的设计有一定的借鉴意义。