有源干扰压制区计算模型研究

雷达干扰压制区域的绘制与计算是电子战辅助决策过程中必不可少的,如何合理地建立干扰压制区的计算模型十分重要。在对雷达探测理论计算和实际抗干扰措施分析的基础上,修正了干扰压制区的计算模型,通过计算支援干扰时进入检波器的干扰功率与热噪声功率的数值关系,比较采用原计算模型和修正后计算模型得到的干扰压制区域的大小,验证了该模型的...     

LDO低输出噪声的分析与优化设计

为了降低一款LDO芯片的输出噪声,对LDO的噪声特性进行分析,根据其噪声特点,提出了三种降低LDO输出噪声的方法,分别是改变LDO的电路结构,对带隙基准进行滤波,设计低噪声带隙基准。在综合考虑芯片的面积和功耗后,采用第三种方法对一款LDO芯片输出噪声进行优化,设计了一个低噪声带隙基准（Bandgap reference）,在TSMC0.35μm工艺下仿真表明,10Hz到100kHz之间的集成输出噪声（Integrated output noise）从原来的808μV,降低到280μV。采用低噪声带隙基准可以有效的降低LDO芯片的输出噪声。     

The design of an All-Digital Phase-Locked Loop with low jitter based on ISF analysis

A low jitter All-Digital Phase-Locked Loop （ADPLL） used as a clock generator is designed. The Digital-Controlled Oscillator （DCO） for this ADPLL is a seven-stage ring oscillator with the delay of each stage changeable. Based on the Impulse Sensitivity Function （ISF） analysis, an effective way is proposed to reduce the ADPLL＇s jitter by the careful design of the sizes of the inverters used in the DCO with a simple architecture other than a complex one. The ADPLL is implemented in a 0.18μm CMOS process with 1.SV supply voltage, occupies 0.046mm^2 of on-chip area. According to the measured results, the ADPLL can operate from 108MHz to 304MHz, and the peak-to-peak jitter is 139ps when the DCO＇s output frequency is 188MHz.     

传感器的噪声及其抑制方法

详细分析了传感器电路的噪声源，给出了实际的解决方法如屏蔽、隔离等，以及滤波、检波等信息处理电路。     

扰动影响枝晶生长的相场法模拟

采用耦合扰动的相场模型，对枝晶生长过程进行模拟，研究了热扰动强度对枝晶形貌的影响以及热扰动和相场扰动对枝晶侧向分枝形成的影响。结果表明，随着热扰动幅值的减小，枝晶尖端分叉程度减小，横向的二次枝晶变得发达，纵向的二次枝晶退化，doublon结构消失，形成了高度对称的枝晶结构；热扰动能够引发枝晶的侧向不稳定，是侧向分枝形成的主要原因，相场扰动对侧向分枝的贡献不大，在计算中一般可以忽略；当Fo取值适当时，热噪声的引入能引发侧向分枝，但不改变枝晶尖端的稳态行为。     

C波段热噪声标准

Ｃ波段热噪声标准是用来校准噪声发生器的，本文给出噪声源校准原理及其数学模型，并进一步分析测量不确定度。     

热噪声促发枝晶侧向分支的相场法数值模拟

使用耦合热扰动的相场模型,对枝晶生长过程中噪声引发侧向分支的形成进行了研究.结果表明,温度场方程中加入的能量守恒噪声能够引发枝晶侧向不稳定,是侧向分支形成的主要起因;相场方程中引入的非能量守恒噪声对侧向分支的贡献不大,考虑到节省计算量,在实际计算中常将其忽略;热扰动幅值Fu对温度场的影响明显,当Fu取值适当时,热噪声可以引发侧向分支,但是不影响尖端的稳态行为.     

一种低噪声放大器的自噪声分析

本文以一种低噪声放大器为例,着重分析了电路的热噪声特性,结合理论分析计算了低噪声放大器的热噪声,利用HSPICE仿真软件对电路的热噪声进行仿真,与理论计算所得的热噪声比较。按照本设计采用的低噪声放大器的结构特点,对电路进行了优化,有效地减小了电路产生的热噪声。     

高速光接收机前端的研究

本文从理论上分析了并联电感和串联电咸对ＰＩＮ－ＦＥＴ前端的作用，证明谐振电感可以有效地抑制ＦＥＴ热噪声的影响，在１．０－－１．５ＧＨｚ频率范围内得到拉近由量子散粒噪声决定的极限灵敏度。在实验上制作了ＨＧｚ级高速光接收机前端，并用微波网络分析仪测试了前端的频率响应。测试结果与理论分析基本相符。