基于SDH技术UNI适配器的设计与实现

SDH网络接口适配器是用户与ATM网络进行交互所需要的一种网络接口设备。文章首先就ATM用户网络接口适配器的相关协议、系统硬件结构及功能的实现进行了较为详细的讨论。然后遵循33MHz、32位PCI总线协议规范、ATM论坛和ITU-T制定的协议规范,设计实现了基于SDH技术、支持155Mbps数据传输率的UNI适配器,并给出了PM5350 S/UNI-ULTRA ATM 适配器接口的电路图。     

嵌入式TCP/IP协议的内存管理技术

开发嵌入式系统的TCP/IP协议,内存管理的设计和实现是第一步,也是对整个协议栈性能有重要影响的一步。由于嵌入式系统的系统资源有限,内存管理既要节约系统资源,又要提高系统的性能,同时也要降低系统开发的难度。本文针对TCP/IP协议的实现,以及一些常用的嵌入式TCP/IP协议的实现,分析了相关的设计思路和方法,总结出在特定环境下内存管理系统设计实现的原则和方法,便于更好地实现嵌入式系统的网络功能。     

一种基于AHB总线的高速存储访问机制的设计与实现

系统芯片中的高速IO设备一般需要直接存储访问（DMA）功能的支持，以减轻处理器的负担，提高系统性能和IO性能．考察了片上系统总线和DMA访问机制的特性，设计实现了一种基于AHB总线的高速存储访问机制，采用专门的接口支持以太网络接口与系统主存之间的数据传输．在总线接口的设计中提出了总线访问的优化策略，并给出了一种确定FIFO设计参数的分析方法．实验结果表明，该访问机制提高了数据传输速率，有效地支持系统芯片的网络应用．     

基于Java的嵌入式系统开发平台设计与实现

设计开发了基于Java技术的嵌入式系统开发平台．介绍了该平台的软硬件结构、功能、关键技术及其特点．实际应用表明，使用该平台使嵌入式系统容易实现网络的集成，容易实现系统功能扩展，提高系统开发效率，缩短开发周期．     

基于S3C2410嵌入式系统的网络接口设计

本文介绍了一个基于三星ARM9芯片S3C2410嵌入式系统的网络接口电路设计方案,采用了工业级以太网控制器CS8900A成功实现了嵌入式系统的网络互连。重点对网络接口电路作了阐述,并对系统控制软件部分的TCP/IP协议和CS8900A的驱动程序进行了具体分析。     

基于ARM的嵌入式网络传感器系统的设计

文章首先概述了嵌入式系统的定义和网络传感器的概念及其工作原理。在此基础上详细介绍了基于ARM处理器和CS8900网络接口芯片的嵌入式网络传感器系统的硬件设计和软件结构,以及嵌入式TCP/IP的实现。最后举例说明嵌入式网络传感器的应用前景。     

网络家电系统的嵌入式接口设计

根据网络家电的特点和要求，采用DSSOCA00网络微控制器设计了网络家电系统的嵌入式接口模块，描述了系统的体系结构及其组成，阐明了嵌入式网络接口模块的硬件设计。远程用户使用该系统可以通过Internet与DS80C400进行通信，实现对家电的远程监控。     

基于CAN总线模块的网络测控系统的实现

基于CAN总线的网络测控系统在现代的工业生产中,起到越来越重要的作用.本文着重对基于网络测控系统的CAN总线进行研究,提出了网络测控系统扩展CAN总线模块的设计,详细介绍了CAN总线模块的硬件原理和软件实现.     

基于MiniGUI键盘输入的通用网络接口的设计

在分析了MiniGUI系统架构的基础上,设计了通用的键盘网络接口通信协议以及该网络化接口在嵌入式Linux和MiniGUI下的实现。采用UDP作为网络承载协议,控制端遵照网络键盘协议发UDP包到MiniGUI网络键盘接口,即可实现MiniGUI键盘输入。根据具体按键布局需求,更改网络接口的键盘映射码,可满足不同的键盘指令控制场合,同时该网络接口也可扩展到局域网和广域网上实现远程控制。     

基于SPI总线的医疗仪器网络接口设计

本文给出了一种基于SPI总线的医疗仪器网络接口的设计方法.网络接口由PIC单片机和W5100网络芯片等组成.单片机为网络接口的控制核心,通过SPI总线接口W5100,W5100通过RJ-45接入网络,从而实现医疗仪器与网络的信息交换与控制;实验结果表明基于SPI总线和W5100的医疗仪器网络接口的硬件结构简单、性能稳定、兼容性强.     

The Blackford Northbridge Chipset for the Intel 5000

The Intel 5000 is a shared-memory, symmetric dual-processor system based on the energy-efficient, high-performance Intel core 2 dual- and quad-core processors. A key component is the northbridge, which interconnects processor, memory, and I/O interfaces. The Blackford northbridge chipset provides multicore processor support and platform-level features and technologies. In this article, we describe the Intel 5000 component architecture, focusing on the BNB chipset and its main interfaces. We also describe the chipset's key innovations, which help define new standards of function, performance, and feature set in the dual-processor segment.     

基于I2O的iSCSI HBA的研究与实现

在研究了因特网小型计算机系统接口(iSCSI)和智能I/O(intelligent I/O,I2O)协议的基础上,提出了一种基于智能I/O协议的嵌入式iSCSI主机总线适配器(HBA)的体系结构,并在Intel嵌入式开发板IQ80321上实现了该iSCSI HBA体系结构.经过性能测试证明,该实现能减轻主机CPU的负载,且性能较好.     

高性能InfiniBand通信卡设计与实现

InfinBand是一种新型高性能互连技术，既可作为系统内部互连技术又可作为网络互连技术。目前，在直接支持InfiniBand接口的高端计算机系统问世之前，可为基于PCI／PC I-X体系结构的计算机系统设计InfiniBand通信接口卡，实现InfiniBand主机通道适配器HCA的功能，将现有计算机接入高性能InfiniBandSAN，或接入基于InfiniBand的 能集群系统。本文提出了一种高性能InfiniBand通信接口卡的设计方案，并对其关键实现技术进行了研究，介绍了InfinBand通信接口卡的功能部件及设计要点，以及通信接口卡的实现要点。     

基于Intel IOP处理器的存储网络技术的研究与实现

存储网络是网络技术与I／O通道以及存储介质相结合的产物。随着存储网络技术的飞速发展，Intel推出了有关存储网络的高性能、低功耗的系列处理器即IOP。本文从几种典型的存储网络入手，逐步介绍了存储网络的组成，并设计出一种基于Intel IOP处理器的存储网络系统，以及对未来存储网络的展望。     

机群系统DDR DIMM总线光互联网络适配器设计

介绍了一种面向机群系统双环形网络拓扑结构的高速光互联网络适配器的设计和实现方法。该网络适配器基于FPGA技术实现，总线接口采用高速、高带宽的DDR DIMM总线，网络传输介质采用光纤，底层路由协议采用FPGA内部硬件逻辑实现，全方位保证了高带宽、低延迟、高可靠的网络特性。     

基于IXP2350的协同免疫三层防御IDS设计

介绍了基于Intel IXP2350网络处理器实现的一种新的入侵检测系统架构——具有协同人工免疫特性的三层防御入侵检测系统。将基于主机的检测和基于网络的检测结合起来,如人体免疫系统一样,为计算机系统提供综合的、多层次的保护。它使用网络处理器作为数据分析引擎。充分利用了Intel IXP2350网络处理器的可编程高速并行处理特性,使入侵检测系统具有更强的灵活性和可扩展性。     

神威E级原型机互连网络和消息机制

本文描述了神威E级原型机的互连网络和消息机制.神威E级原型机是继神威蓝光、神威·太湖之光之后神威家族的第三代计算机.该计算机作为一台E级计算机的原型机,峰值性能3.13 PFlops,其最大的特色之一就是采用28 Gbps传输技术,设计开发了新一代的神威高阶路由器和神威高性能网络接口两款芯片,在传统胖树的基础上,设计了双轨泛树拓扑结构,定义实现了新颖的神威消息原语和消息库,实现了一种基于包级粒度动态切换的双轨乱序消息机制,通信性能比神威·太湖之光互连网络提升了4倍,为神威E级计算机互连网络的研制奠定了基础.     

基于Intel 815E芯片组的PCI-104 CPU模块设计

本文描述了基于Intel815E芯片组的PCl-104 CPU模块设计,对系统结构、总线拓扑、系统存储器以及外设等在设计过程中的注意事项作了阐述.     

一种高性能高精度IP流重放系统的设计与实现

现有IP流重放系统大多基于纯软件或昂贵的网络测试设备,存在着性能低、时间戳精度不够及成本过高等诸多问题。提出并实现了一种基于Cavium公司的CN38XX系列多核网络处理芯片的网卡、运行于Linux主机和网卡芯片的在线改包发包系统,该系统具有高精度高性能的IP流修改、重放的功能。     

Testing Gbps interfaces without a gigahertz tester

As device manufacturers scale their silicon technology, and processor speeds rise above 1 GHz, it's becoming common for every processor company to tout gigahertz processors. To continually improve system-level performance, system designers have begun increasing I/O performance. Some of these changes are evolutionary; some are revolutionary. The latter necessitate a change in test methodology and in the subsequent DFT. Intel's changing its processors' front-side bus from common-clock to source-synchronous (SS) signaling and increasing their bus transfer rate from less than 100 MHz to 800 megatransfers/second (1 MT/s= 1 Mbyte/s/pin). On the chipset side, Intel has upgraded its universal serial bus from 48 Mbps to 400 Mbps and has transitioned to the serial advanced technology attachment (SATA) standard at a 1.25-Gbps data rate. we show how we've solved the testing problem of the SS interface and how this self-test scheme is extendable to other high-speed I/O circuits, including high-speed serial (HSS) signaling.