基于高性能DSP的软件无线电平台设计

本文介绍了一种通用的软件无线电平台，该平台以高性能DSP为数据处理核心，利用高速串行接口进行数据调度，结合外围的FPGA和高速A／D、D／A，可应用于多种制式的无线通信系统。在具体讨论平台的整体结构设计和平台数据调度方案的基础上，本文给出了在该平台上实现一个直接序列扩频通信系统的应用实例。     

2Gsps高速数据采集系统的设计与实现

本文介绍了一种基于交替采样技术的高速数据采集系统，该系统采用了两片采样率为1GSPS的A／D实现了2GSPS的采样率，并利用FPGA对A/D输出数据的进行转换和缓存。本文着重介绍了该数据采集系统设计和高速存储所涉及到的问题，并给出了仿真波形。     

基于ADS8364与USB接口的高速数据采集系统

本文介绍了高速数据采集系统的设计,该设计根据高速A/D转换器ADS8364的时序,采用FPGA硬件直接控制高速A/D转换器的数据转换和输出,并在单片机AT89S52的控制下,将转换数据通过专用USB接口模块PDIUSBD12,传送给上位PC机,文中详细叙述了ADS8364和USB接口模块的运用模式和具体硬件连接方式,介绍了系统的信号流程,以及主要软件模块设计。     

基于CPLD与单片机的高速数据采集系统

本文针对新型匝间耐压测试仪中需要高速采集数据的问题提出了一种结合CPLD与单片机的高速数据采集系统设计方案.CPLD产生A/D芯片的控制时序以及SRAM的读写控制时序,单片机输出给CPLD控制A/D转换的启动信号,并通过CPLD读取SRAM中的采样数据该系统具有较好的可移植性.     

基于DSP的核磁共振测井用高速数据采集系统的设计

高速数据采集电路的设计是实现核磁共振信号数字化获取的关键。本文描述了一个以数字信号处理器（DSP）系统为核心，以高速流水线式A/D转换器、可编程逻辑门阵列（FPGA）、数控振荡器（NCO）为主体的核磁共振测井用高速数据采集系统。它根据核磁共振测井数据采集频率高，但具有间歇性的特点进行了专门设计，使用两片先入先出队列芯片（FIFO）进行A/D转换数据的缓冲，提高了系统对突发性数据的采集能力。并且使用两片FIFO交替写入数据的方式，为在DSP中实现数字正交检波提供了便利。该系统理论上具有每0.05μs进行一次A/D转换的能力。目前，它稳定地进行了每0.1μs一次A/D转换的数据采集实验，满足了核磁共振测井系统的要求。     

基于集群计算的通信接收系统关键技术

针对高速率信号的接收问题,提出一种基于集群计算的通信接收系统,介绍该系统的软硬件架构及采用的若干关键技术,包括高速A/D转换和并行网络数据分发、高效负载均衡调度算法、千兆以太网匀速输出155 Mb/s数据及支持节点异构和非同类信号并行处理等。实际测试表明,系统采样率达100 MSPS,网络数据分发速率达200 Mb/s,处理信号带宽达40 MHz,能完成多种高速通信信号的实时接收。     

1GSPS高速数据采集系统的设计与实现

交替采样技术是一种理想的提高采样率的方法，但所伴随的高速输出数据对存储也带来了一定的困难。本文介绍了一种基于交替采样技术的高速数据采集系统，该系统采用了两片采样率为500Msps的A／D转换器，实现了1Gsps的采样率，并利用FPGA对A／D转换器的输出数据进行转换和缓存。本文着重介绍了该数据采集系统的数据转换和数据存储，并给出了仿真波形。     

用于超声导波测温技术的数据采集系统设计

探讨了在超声导波温度测量中一种对超声回波信号进行高速采集的技术.系统采用了两块高速A/D转换芯片在不同的时钟相位条件下,对单个超声回波信号进行采集.在USB芯片读取FPGA片上FIFO中存储的数据时,对两个FIFO中的数据读出进行乒乓操作,从而实现了两倍于A/D转换芯片速率的高速数据采集.该系统由上位机设置采样频率等不同的参数,并传递给FPGA以控制数据采集时序,这样设计极大地提高了系统的灵活性和适应性.该方案尤其适合于高速、高精确度的超声导波测温技术中.     

PC测控技术在高速路站发卡系统中的应用设计

本文介绍了PC测控技术的原理及应用技术,并利用PC测控技术设计了一套高速公路站反超重发卡系统。该系统硬件包括PC端口译码电路、A/D转换模块、驱动控制模块等,软件采用VC＋＋平台设计界面友好的发卡控制平台。系统已经在高速路站投入使用,实现了高速治超与自动发卡联动的目的。     

并行A/D式高速数据采集系统

本文介绍了一种廉价、实用的高速数据采集系统。该系统由多个低速 A/D 块并行连接构成,采用分时工作方式,实现高速数据采集。     

一种基于CPLD+DSP的信号采集与处理系统设计

针对一种挖掘机模拟训练器操控系统的测试平台,设计了一种信号采集与处理系统。使用复杂可编程逻辑器件CPLD来控制高速A/D转换器和存储器SRAM,实现高速数据采集;利用DSP来进行整个操控系统的控制以及数据访问和处理。阐述了系统的硬件及软件设计方案,对信号采集及SPI通信等进行了功能性测试,并加以分析。实验结果表明,该系统软硬件设计合理,满足使用要求。     

Transputer在高速雷达视频回波采集系统中的应用

介绍以ＴｒａｎｓｐｕｔｅｒＴ４２５单片高速并行计算机为中心控制环境，与高速Ａ／Ｄ（３５ＭＨｚ，８ｂｉｔ相结合构成的实时高速雷达回波采集系统。该系统的特点是：采集速度高，存贮量大；利用标准的Ｔｒａｎｓｐｕｔｅｒ链路实时完成处理器间的数据传输和通讯；系统采用并行Ｏｃｃａｍ语言编程。这样既充分发挥处理器的并行功能，又使数据采集和数据处理同步进行，这在实时信号采集与处理系统中具有特别重要的意义。     

基于Android 平台的USB 数据采集系统

介绍了一种新型的Android平台的数据采集系统,并实现了与LPC2142之间的USB通信设计。描述了Android USB应用程序的完整开发过程,并在此基础上实现了Android手机和AMR平台之间的USB通信,是基于开源移动终端Android的最新应用程序的开发。该设计前端采用LPC2142的A\D接口采集数据并通过USB数据线发送到后端设备。后端采用Android3.1平板电脑的USB通信接口接收数据,并在Android平板设备上显示波形。该设计实用,新颖,具有广阔的应用前景。     

基于FPGA高速数据采集与存储系统的设计

对高速数据采集系统进行了研究,基于其采集速率的问题,提出了一种基于FPGA的高速数据采集系统。利用FPGA实现对12bit的A/D转换器ADC12D800的控制,使用其1.6Gsps双沿采样工作模式完成对400MHz以下高频信号的数据采集。通过设计数据存储方式来降低数据传输速率,使数据经USB传至PC机来实现高频信号地实时采集与存储。实验结果表明它可以实时、高效地完成数据采集,可以应用到雷达、通信、电子对抗等领域。     

基于FPGA的NoC硬件系统设计

设计了基于FPGA的片上网络系统硬件平台。系统由大容量的FPGA、存储器、高速A/D与D/A、通信接口和一个扩展的ARM9系统组成。完成了集高速数字信号处理、视频编解码和网络传输功能与一体的多核系统设计。针对典型的3×3 2D Mesh结构的NoC系统应用进行了探讨,阐述了NoC系统设计过程中的关键技术,并使用SigXplorer软件对系统的信号完整性解决方案进行了PCB的反射与串扰仿真。     

一种光纤陀螺测试数据采集系统设计

光纤陀螺是基于Sagnac效应的新型全固态光学陀螺,它具有起动时间短、动态范围宽及寿命长等突出优点,目前已成为捷联式惯性导航系统中理想的惯性器件;在光纤陀螺的性能测试中,大多采用RS-232作为通信接口,数据采集速率慢;介绍了一种光纤陀螺测试数据采集方案,给出了采集系统的软硬件设计;系统通过高速A/D转换芯片对陀螺数据进行采集,利用USB总线作为数据传输通信接口,可实现光纤陀螺测试数据的高速率、大吞吐量采集,并可提高光纤陀螺的测试可靠性.     

基于FPGA的高速采样缓存系统的设计与实现

为了提高高速数据采集系统的实时性,提出一种基于FPGA+DSP的嵌入式通用硬件结构。在该结构中,利用FPGA设计一种新型的高速采样缓存器作为高速A/D和高性能DSP之间数据通道,实现高速数据流的分流和降速。高速采样缓存器采用QuartusⅡ9.0 软件提供的软核双时钟FIFO构成乒乓操作结构,在DSP的外部存储器接口(EMIFA)接口的控制下,完成高速A/D的数据流的写入和读出。测试结果表明：在读写时钟相差较大的情况下,高速采样缓存器可以节省读取A/D采样数据时间,为DSP提供充足的信号处理时间,提高了整个系统的实时性能。     

基于CCP协议发动机ECU高速通信实时监听系统开发

在发动机控制算法开发与优化的过程中,为保证待开发V-ECU与原机P-ECU的控制效果差异是在工况完全相同的情况下得到,采用了双ECU台架试验平台。针对平台中双ECU之间高速通信需求,深入研究并利用CCP协议,设计开发了一种ECU高速通信实时监听系统。将通信变量在标定测量软件中进行监控,使能P-ECU中的DAQ功能,V-ECU通过监听P-ECU发出的DAQ通信消息,实现对P-ECU中任意期望变量的实时高速获取。试验表明,该系统相较于一般ECU通信方法具有获取变量灵活、获取速度快的特点,为对标原机ECU控制效果而高效开展ECU控制算法的开发与优化奠定平台基础,并且为获取ECU内部变量提供了新思路。     

用于虚拟仪器的USB2·0接口高速数据采集卡的设计

提出了一种用于虚拟仪器的USB2.0接口高速数据采集卡的设计。针对USB2.0高速模式实现难的问题,分析了高速数据路径上的所有瓶颈及其解决方法,提出了系统的同步设计方法。选择ADS5232作为高速A/D芯片,CY7C68013作为USB2.0接口芯片,充分利用了该芯片提供的高速模式、自动工作模式和Slave FIFO端口模式,使用FPGA作为所有模块的控制器,CPU不参与数据处理,只用于寄存器初始化,从而实现高速采样和高速传输。软件部份分析了固件程序,驱动程序和主机应用程序的功能特性以及采集卡和Labview开发工具的接口问题。硬件测试的USB2.0接口的净荷平均速率达到149.6 Mbps,表明高速模式的采集卡是可以实现的。     

基于FPGA的图像采集与VGA显示系统

针对传统的PCI图像采集卡的弊端,利用Altera公司的DE2开发平台,设计了基于现场可编程门阵列(FPGA)的图像采集与VGA显示系统。该系统以嵌入了NiosⅡ软核的可编程逻辑芯片FPGA作为控制器,以图像传感器、数字存储器、视频D/A转换器、VGA显示接口等作为FPGA外设,利用可编程片上系统(SOPC)技术实现对FPGA及其外设的编程与控制,最终实现对实时图像的采集、处理与显示。设计结果表明,利用SOPC技术实现的电子系统具有设计方法灵活高效、可移植性强、易于实现高速数据采集、通用性好等优势。