0.25 μm CMOS光纤通信用2.5 Gb/s 1:16分接器

文中比较了串行、并行、树型结构分接器的特点,介绍了分接器的关键电路的结构和设计考虑,并给出了仿真结果.采用伪静态逻辑和树型结构设计的分接器在2.5 V电源电压下,工作速率达到2.5 Gb/s,平均功耗281 mW,面积1.56 mm×1.86 mm.     

0.25μm CMOS光纤通信用2.5Gb/s 1∶16分接器

文中比较了串行、并行、树型结构分接器的特点 ,介绍了分接器的关键电路的结构和设计考虑 ,并给出了仿真结果。采用伪静态逻辑和树型结构设计的分接器在 2 .5 V电源电压下 ,工作速率达到 2 .5 Gb/s,平均功耗 2 81 m W,面积1 .5 6mm× 1 .86mm。     

用于SDH STM-4光发射机的4:1复接器和激光驱动器

采用CSMC0.6μm CMOS工艺设计实现了速率为622Mbps的4∶1复接器和激光二极管驱动器电路。4∶1复接器采用树型结构,由3个2∶1复接器组成。激光二极管驱动器电路由两级差分放大器和一级电流开关构成,级间采用源级跟随器隔离。电路芯片尺寸为1.5mm×0.7mm。电路采用单一正5V电压供电,功耗约为900mW。测试结果表明,电路的最高工作速率超过1.25Gbps速率,输出最大电流超过85mA。     

1212Gb/s 0.25μm CMOS低功耗1∶4分接器(英文)

实现了一种能运用于光传输系统SONET OC-192的低功耗单级分接器,其工作速率高达12Gb/s.该电路采用了特征栅长为0.25μm的TSMC混和信号CMOS工艺.所有的电路都采用了源极耦合逻辑,在抑制共模噪声的同时达到尽可能高的工作速率.该分接器具有利用四分之一速率的正交时钟来实现单级分接的特征,减少了分接器器件,降低了功耗.通过在晶圆测试,该芯片在输入12Gb/s长度为231-1伪随机码流时,分接功能正确.芯片面积为0.9mm×0.9mm,在2.5V单电源供电的情况下的典型功耗是210mW.     

基于0.25μmCMOS工艺的1.25Gb/s1∶10分接器设计

介绍一种用于千兆以太网的1.25Gb/s分接器电路。该电路实现了1路1.25Gb/s高速差分数据到10路125Mb/s低速并行单端数据的分接功能。电路采用树型分接器结构进行设计,包含一个高速1∶2分接器电路和两个低速1∶5分接器电路。芯片采用台湾TSMC的0.25μm混合信号标准CMOS工艺进行设计,后仿真结果表明,所设计电路完全达到了千兆以太网的系统要求,可以工作在1.25Gb/s的数据速率上。     

10Gb/s0.25m CMOS1∶4键合分接器

首先分析了1∶4分接器的树型结构及其主要特点。在此基础上,进一步探讨了树型结构中所用的1∶2分接器,并给出其中的锁存器电路结构。此外,还讨论了分频器电路及输入输出电路。最后分析了超高速键合电路并给出测试方案。测试结果表明,在采用标准0.25μmCMOS工艺设计的分接器中,本设计首次达到键合后能够在STM-16和STM-64所要求的数据速率上稳定工作的性能,最高工作速率达10.58Gb/s。     

12Gb/s 0.25μm CMOS Low-Power 1∶4 Demultiplexer

实现了一种能运用于光传输系统SONET OC-192的低功耗单级分接器，其工作速率高达12Gb/s. 该电路采用了特征栅长为0.25μm的TSMC混和信号CMOS工艺. 所有的电路都采用了源极耦合逻辑，在抑制共模噪声的同时达到尽可能高的工作速率. 该分接器具有利用四分之一速率的正交时钟来实现单级分接的特征，减少了分接器器件，降低了功耗. 通过在晶圆测试，该芯片在输入12Gb/s长度为2³¹-1伪随机码流时，分接功能正确. 芯片面积为0.9mm×0.9mm，在2.5V单电源供电的情况下的典型功耗是210mW.     

10 Gb/s 0.25 μm CMOS 1∶4键合分接器

首先分析了1∶4分接器的树型结构及其主要特点.在此基础上,进一步探讨了树型结构中所 用的1∶2分接器,并给出其中的锁存器电路结构.此外,还讨论了分频器电路及输入输出电 路.最后分析了超高速键合电路并给出测试方案.测试结果表明,在采用标准0.25 μm CMOS工艺设计的分接器中,本设计首次达到键合后能够在STM-16和STM-64所要求的数据速 率上稳定工作的性能,最高工作速率达10.58 Gb/s.     

基于0.25μm CMOS工艺的1.25Gb/s1:10分接器设计

介绍一种用于千兆以太网的1．25Gb／s分接器电路。该电路实现了1路1．25Gb／s高速差分数据到10路125Mb／s低速并行单端数据的分接功能。电路采用树型分接器结构进行设计,包含一个高速1：2分接器电路和两个低速1：5分接器电路。芯片采用台湾TSMC的0．25μm混合信号标准CMOS工艺进行设计,后仿真结果表明,所设计电路完全达到了千兆以太网的系统要求。可以工作在1．25Gb／s的数据速率上。     

传像光纤束的折-衍混合耦接器

在光学耦接器设计中引入衍射面,根据衍射光学元件的三级像差理论,通过理论计算和ZEMAX光学软件优化,给出工作波长0.4~0.7μm,焦距27 mm,光学长度为62.9 mm,采用一个衍射面的耦接器设计实例。该耦接器采用物方远心光路结构,适用于单丝直径16μm,截面直径为6 mm的光纤传像束。对设计结果的分析表明,折-衍混合耦接器不仅在光学性能方面优于传统的光学耦接器,而且在尺寸和质量上有显著的减少。实际的室内外成像实验证明,光学设计软件的仿真结果是正确的。     

传像光纤束的折-衍混合耦接器研究

在光学耦接器设计中引入衍射面,根据衍射光学元件的初级像差理论,通过理论计算和ZEMAX光学软件的优化,给出工作波长0.4～0.7μm,焦距27 mm,光学长度为62.9 mm,采用一个衍射面的耦接器设计实例。该耦接器采用物方远心光路结构,适用于单丝直径16μm,截面直径为6 mm的光纤传像束。对设计结果的分析表明,折-衍混合耦接器不仅在光学性能方面优于传统的光学耦接器,而且在尺寸和重量上有非常显著的减少。实际的室内外成像实验证明,光学设计软件的仿真结果是正确的。     

10Gb／s 0．25μm CMOS 1：4键合分接器

首先分析了1：4分接器的树型结构及其主要特点。在此基础上，进一步探讨了树型结构中所用的1：2分接器，并给出其中的锁存器电路结构。此外，还讨论了分频器电路及输入输出电路。最后分析了超高速键合电路并给出测试方案。测试结果表明，在采用标准0．25μm CMOS工艺设计的分接器中，本设计首次达到键合后能够在STM-16和STM-64所要求的数据速率上稳定工作的性能，最高工作速率达10．58Gb／s。     

0.18 μm CMOS 10 Gbit/s分接器设计

分析了分接器的电路原理及系统结构,通过比较,给出了最优的实现方案.使用TSMC 0.18 μm CMOS工艺设计出了速率为10 Gbit/s的分接器.简要介绍了单元电路的电路结构,给出了仿真结果和版图.芯片的电源供电电压为1.8 V,功耗为400mW.     

12.5Gb/s 0.18μm CMOS时钟与数据恢复电路设计

采用0.18μm CMOS工艺设计实现了一个12.5 Gb/s半速率时钟数据恢复电路(CDR)以及1:2分接器,该CDR及分接器是串行器/解串器(SerDes)接收机中的关键模块,为接收机系统提供6.25GHz的时钟及经二分接后速率降半的6.25Gb/s数据.该电路包括Bang-bang型鉴频鉴相器(PFD)、四级环形压控振荡器(VCO)、V/I转换器、低通滤波器(LPF)、1:2分接器等模块,其中PFD采用一种新型半速率的数据采样时钟型结构,能提高工作速率达到12.5 Gb/s.芯片测试结果显示,在1.8V的工作电压下,VCO中心频率在6.25GHz时,调谐范围约为1GHz;输入12Gb/s、长度为231-1的伪随机数据时,得到6GHz时钟的峰峰抖动为9.12ps,均方根(RMS)抖动为1.9ps;整个系统工作性能良好,二分接器输出数据眼图清晰,电路核心模块功耗为150mW,整体芯片面积0.476×0.538mm2.     

12Gb/s 0.25μm CMOS低功耗1:4分接器

实现了一种能运用于光传输系统SONET OC-192的低功耗单级分接器,其工作速率高达12Gb/s.该电路采用了特征栅长为0.25μm的TSMC混和信号CMOS工艺.所有的电路都采用了源极耦合逻辑,在抑制共模噪声的同时达到尽可能高的工作速率.该分接器具有利用四分之一速率的正交时钟来实现单级分接的特征,减少了分接器器件,降低了功耗.通过在晶圆测试,该芯片在输入12Gb/s长度为231-1伪随机码流时,分接功能正确.芯片面积为0.9mm×0.9mm,在2.5V单电源供电的情况下的典型功耗是210mW.     

起接轨信息高速公路桥梁和纽带作用的新型分复接器WUFDS3/DS4

本文作者对新型分复接器DS3 (45Mb) /DS4(140Mb)进行了科学设计,同时介绍了分复接器Ⅰ和起接轨信息高速公路的桥梁和纽带作用的新型分复接器DS3(45Mb) /DS4(140Mb)Ⅱ的工作原理和框图以及WUF DS3/DS4新型分复接器Ⅱ与信息高速公路的透明接轨与SDH数字微波、光网等网络的同步联网.     

12Gb/s 0.25μm CMOS低功耗1:4分接器

实现了一种能运用于光传输系统SONET OC-192的低功耗单级分接器,其工作速率高达12Gb/s.该电路采用了特征栅长为0.25μm的TSMC混和信号CMOS工艺.所有的电路都采用了源极耦合逻辑,在抑制共模噪声的同时达到尽可能高的工作速率.该分接器具有利用四分之一速率的正交时钟来实现单级分接的特征,减少了分接器器件,降低了功耗.通过在晶圆测试,该芯片在输入12Gb/s长度为231-1伪随机码流时,分接功能正确.芯片面积为0.9mm×0.9mm,在2.5V单电源供电的情况下的典型功耗是210mW.     

基于锗硅工艺的40-Gb/s分接器

采用0.35μmSiGeBiCMOS工艺设计了一个1∶2分接器,核心电路单元采用经过改进的电路结构实现。由于传统的发射极耦合逻辑结构(ECL)电路的工作速度不能达到要求,对此加以了改进,在发射极耦合逻辑结构中增加一级射极跟随器,形成发射极-发射极耦合逻辑(E2CL)结构,从而提高电路的工作速度。测试结果显示,所设计分接器的工作速度可以达到40Gb/s。整个电路采用单电源5V供电,功耗为510mW。     

12-Gb/s 0.25-μm CMOS 1:4分接器

介绍光纤传输系统的组成,分析1:4分接器的树型结构,并给出其主要特点.在此基础上,进一步探讨树型结构中所用的1:2分接器,并给出其中的锁存器电路结构.此外,讨论了起重要作用的匹配电路以及驱动电路.电路采用标准的0.25μm CMOS工艺设计并实现.实际测试结果显示该电路能够稳定地在STM-16至STM-64所要求的数据速率下工作,最高工作速率为12.92Gb/s.     

基于话带的数据语音复接软件研究

介绍了一种以DSP为核心的数据语音复接器的复接软件设计,重点阐述了信令系统的设计、帧结构和数据语音的复接/分接实现。