共查询到20条相似文献,搜索用时 171 毫秒
1.
首先分析了1∶4分接器的树型结构及其主要特点.在此基础上,进一步探讨了树型结构中所 用的1∶2分接器,并给出其中的锁存器电路结构.此外,还讨论了分频器电路及输入输出电 路.最后分析了超高速键合电路并给出测试方案.测试结果表明,在采用标准0.25 μm CMOS工艺设计的分接器中,本设计首次达到键合后能够在STM-16和STM-64所要求的数据速 率上稳定工作的性能,最高工作速率达10.58 Gb/s. 相似文献
2.
3.
4.
5.
首先分析了1∶4分接器的树型结构及其主要特点。在此基础上,进一步探讨了树型结构中所用的1∶2分接器,并给出其中的锁存器电路结构。此外,还讨论了分频器电路及输入输出电路。最后分析了超高速键合电路并给出测试方案。测试结果表明,在采用标准0.25μmCMOS工艺设计的分接器中,本设计首次达到键合后能够在STM-16和STM-64所要求的数据速率上稳定工作的性能,最高工作速率达10.58Gb/s。 相似文献
6.
首先分析了1:4分接器的树型结构及其主要特点。在此基础上,进一步探讨了树型结构中所用的1:2分接器,并给出其中的锁存器电路结构。此外,还讨论了分频器电路及输入输出电路。最后分析了超高速键合电路并给出测试方案。测试结果表明,在采用标准0.25μm CMOS工艺设计的分接器中,本设计首次达到键合后能够在STM-16和STM-64所要求的数据速率上稳定工作的性能,最高工作速率达10.58Gb/s。 相似文献
7.
8.
采用CSMC-HJ 0.6 μm CMOS工艺设计,可用于光纤通信系统中工作速率为622 Mb/s的1∶4分接器.分析和设计了分接器的系统结构和单元电路,采用SmartSpice进行了仿真.整个电路采用5 V单电源供电,功耗为1.1 W.测试工作速率和各项技术指标达到相应标准. 相似文献
9.
10.
11.
徐跃 《微电子学与计算机》2009,26(12)
采用TSMC 0.25μm RF CMOS工艺设计了一个应用于光纤传输系统的10Gbit/s CMOS 1:8分接器.整个系统采用树型结构,由3级1:2分接器、2级1:2分频器、级间缓冲器和输入、输出接口电路构成.为了适应高速度的要求,所有电路全都采用源极耦合场效应管逻辑来实现.使用SmartSpice进行了仿真,结果表明:在电源电压为3.3V时,电路的最高工作速率可以达到10Gbit/s,电路功耗约为800mW. 相似文献
12.
采用CSM C-H J 0.6μm CM O S工艺设计,可用于光纤通信系统中工作速率为622 M b/s的1∶4分接器。分析和设计了分接器的系统结构和单元电路,采用Sm artSp ice进行了仿真。整个电路采用5 V单电源供电,功耗为1.1 W。测试工作速率和各项技术指标达到相应标准。 相似文献
13.
实现了一种能运用于光传输系统SONET OC-192的低功耗单级分接器,其工作速率高达12Gb/s.该电路采用了特征栅长为0.25μm的TSMC混和信号CMOS工艺.所有的电路都采用了源极耦合逻辑,在抑制共模噪声的同时达到尽可能高的工作速率.该分接器具有利用四分之一速率的正交时钟来实现单级分接的特征,减少了分接器器件,降低了功耗.通过在晶圆测试,该芯片在输入12Gb/s长度为231-1伪随机码流时,分接功能正确.芯片面积为0.9mm×0.9mm,在2.5V单电源供电的情况下的典型功耗是210mW. 相似文献
14.
实现了一种能运用于光传输系统SONET OC-192的低功耗单级分接器,其工作速率高达12Gb/s.该电路采用了特征栅长为0.25μm的TSMC混和信号CMOS工艺.所有的电路都采用了源极耦合逻辑,在抑制共模噪声的同时达到尽可能高的工作速率.该分接器具有利用四分之一速率的正交时钟来实现单级分接的特征,减少了分接器器件,降低了功耗.通过在晶圆测试,该芯片在输入12Gb/s长度为231-1伪随机码流时,分接功能正确.芯片面积为0.9mm×0.9mm,在2.5V单电源供电的情况下的典型功耗是210mW. 相似文献
15.
16.
实现了一种能运用于光传输系统SONET OC-192的低功耗单级分接器,其工作速率高达12Gb/s.该电路采用了特征栅长为0.25μm的TSMC混和信号CMOS工艺.所有的电路都采用了源极耦合逻辑,在抑制共模噪声的同时达到尽可能高的工作速率.该分接器具有利用四分之一速率的正交时钟来实现单级分接的特征,减少了分接器器件,降低了功耗.通过在晶圆测试,该芯片在输入12Gb/s长度为231-1伪随机码流时,分接功能正确.芯片面积为0.9mm×0.9mm,在2.5V单电源供电的情况下的典型功耗是210mW. 相似文献
17.
基于CML逻辑及以电流密度为中心的设计方法,采用SMIC 0.18um CMOS工艺设计并实现了一个20Gb/s 1:2分接器. 为了电路的完整性及内部操作的可靠性,对速度具有一定制约作用的数据输入缓冲器及静态的锁存器被相应地采用. 同时,由于采用了静态的锁存器,该分接器能工作于很宽的数据速率. 测试结果表明,在1.8V电压下,本电路能可靠地工作在上至20Gb/s、下至5Gb/s(甚至更低)的输入数据速率.芯片面积为875um*640um. 功耗为144mW, 其中核心电路仅占28%左右. 相似文献
18.
采用0.18μm CMOS工艺设计实现了一个12.5 Gb/s半速率时钟数据恢复电路(CDR)以及1:2分接器,该CDR及分接器是串行器/解串器(SerDes)接收机中的关键模块,为接收机系统提供6.25GHz的时钟及经二分接后速率降半的6.25Gb/s数据.该电路包括Bang-bang型鉴频鉴相器(PFD)、四级环形压控振荡器(VCO)、V/I转换器、低通滤波器(LPF)、1:2分接器等模块,其中PFD采用一种新型半速率的数据采样时钟型结构,能提高工作速率达到12.5 Gb/s.芯片测试结果显示,在1.8V的工作电压下,VCO中心频率在6.25GHz时,调谐范围约为1GHz;输入12Gb/s、长度为231-1的伪随机数据时,得到6GHz时钟的峰峰抖动为9.12ps,均方根(RMS)抖动为1.9ps;整个系统工作性能良好,二分接器输出数据眼图清晰,电路核心模块功耗为150mW,整体芯片面积0.476×0.538mm2. 相似文献
19.
实现了一种能运用于光传输系统SONET OC-192的低功耗单级分接器,其工作速率高达12Gb/s. 该电路采用了特征栅长为0.25μm的TSMC混和信号CMOS工艺. 所有的电路都采用了源极耦合逻辑,在抑制共模噪声的同时达到尽可能高的工作速率. 该分接器具有利用四分之一速率的正交时钟来实现单级分接的特征,减少了分接器器件,降低了功耗. 通过在晶圆测试,该芯片在输入12Gb/s长度为231-1伪随机码流时,分接功能正确. 芯片面积为0.9mm×0.9mm,在2.5V单电源供电的情况下的典型功耗是210mW. 相似文献
20.
采用0.35μmSiGeBiCMOS工艺设计了一个1∶2分接器,核心电路单元采用经过改进的电路结构实现。由于传统的发射极耦合逻辑结构(ECL)电路的工作速度不能达到要求,对此加以了改进,在发射极耦合逻辑结构中增加一级射极跟随器,形成发射极-发射极耦合逻辑(E2CL)结构,从而提高电路的工作速度。测试结果显示,所设计分接器的工作速度可以达到40Gb/s。整个电路采用单电源5V供电,功耗为510mW。 相似文献