基于仿真的14Gbps高速通道设计与优化

信号传输速率是衡量高性能计算机系统的一项重要指标,随着现代高性能计算系统中的信号传输速率达到并超过10Gbps,快速提高的信号速率使得高速通道的设计面临严峻挑战。基于信号完整性仿真分析,对一款14Gbps高速通道进行优化设计。通过手动3D建模与真实模型提取的混合建模技术提高仿真速度,采用全通道协同仿真预测高速通道的整体性能和瓶颈,并重点对过孔、介质材料、线宽和线间距等进行仿真实验与优化,成功实现了14Gbps高速信号的稳定传输。     

高速SERDES的多板传输技术与SI仿真

随着SERDES传输速率达到10Gbps,高速PCB上的信号传输尤其是多板间传输,已经成为高速设计的实现难点。高速PCB及其要素的设计、分析、仿真,以及高速传输链路的设计优化,是多板SERDES传输实现更高速率的关键。本文对高速串行SERDES的原理和架构进行了深入分析,研究了多板传输中影响信号完整性（SI）的关键因素和建模优化方法;最后,针对实验电路板建立了多板仿真模型,对实际的SERDES差分网络进行了仿真分析。     

高速串行背板1OGbps信号传输性能仿真和分析

在高性能计算机系统中,10Gbps串行背板互连设计需求日益显现.作为超高频互连传输,10Gbps背板互连设计中准确仿真和有效分析其传输性能的难度越来越大.本文简要介绍10Gbps背板互连的设计难点,总结提出通道的判断标准.针对一种典型背板通道的设计进行建模和仿真,并通过S参数和传输眼图两种方式分析单通道的传输性能.同时,针对超高频信号串扰影响逐渐加大的现实,建立双通道模型,从S参数角度对近端和远端串扰进行分析,并从传输眼图的角度进行定量对比,结果表明两种分析结果能够符合一致,串扰影响完全可控.通道设计性能经测试可以满足10Gbps信号传输.     

高性能计算机系统MGH串行背板设计

高性能计算机和通信系统的互连传输速率超过10Gbps,信号频谱高端已达数10GHz(MGH)以上。本文分析了MGH背板的互连方式,讨论了高性能PCB板材和连接器的性能和应用能力。针对MGH背板高速率串行传输的信号完整性设计要求,提出采用小角度布线、反钻和双直径过孔的设计技术,并在工程设计中得到了成功应用。     

基于信号完整性的高速数据采集传输系统设计

高速PCB设计中必须面对信号完整性问题,并采取有效措施;基于信号完整性分析的高速PCB设计流程能够缩短产品开发周期,降低开发成本;根据这个流程设计了一个高速数据采集传输系统,仿真结果表明电路的信号完整性问题得到了改善,对数据采集系统的性能进行测试后表明AD的动态有效位数达到了10位;说明了在高速电路设计中采用基于信号完整性仿真设计是必要的,也是可行的。     

军用计算机信号完整性分析与设计

随着高性能军用计算机的广泛运用,对其进行信号完整性设计的需求日益迫切。为提高军用计算机的信号完整性设计水平,文章从高速信号PCB设计、电缆和连接器三个方面对军用计算机信号完整性设计进行了分析。通过PCB板材及叠层设计、差分线设计、阻抗匹配设计、高品质电缆以及高速差分连接器等方面改善军用计算机高速信号质量,提高信号完整性,并且对这些改进的效果进行了测试验证。     

基于信号完整性解空间分析的高速数字PCB的设计方法

介绍了一种基于信号完整性计算机分析的高速数字PCB的设计方法与实现.在这种设计方法中,首先将所有的高速数字信号都建立起PCB板级的信号传输模型,然后通过对信号完整性的计算分析来寻找设计的解空间,最后在解空间的基础上完成PCB的设计和校验.     

高速多层板过孔分析与仿真

过孔效应已经成为制约高速PCB设计的关键因素之一,介绍了高速PCB设计中过孔对信号完整性的影响,尤其对于高速多层板过孔的特性进行了详细分析,并采用软件对多层印刷电路板上的过孔模型进行了仿真,着重分析了Stub对过孔传输特性所产生的影响,以及Back-drilling工艺的优势,仿真结果对高速PCB设计具有实际指导作用.     

基于HFSS的差分信号回流路径设计与仿真

为满足高速电路中差分信号对信号线的低反射与高传输的设计要求，通过对差分信号线的电磁场分布与耦合情况的理论分析，提出了差分信号回流路径的一种优化方案，并给出了建模仿真的方法。运用三维电磁仿真软件HFSS通过在模型中设置参考平面、过孔相关信息等操作分别对差分信号的回流路径进行设计与仿真，利用S参数及模型电场分布分析差分信号的信号质量。仿真结果表明，本优化方案能够有效降低信号线的反射，提高信号线的传输性能与信号完整性。     

基于DDR3高速电路拓扑结构的优化与仿真

以JEDEC公司所设计带寄存器内存条(RDIMM)B0公版DDR3的PCB为研究对象,并根据寄存器和内存条的IBIS仿真模型提取对应的时钟信号走线的Fly-By拓扑结构。通过SigXplorer软件对原先的Fly-By拓扑结构进行仿真并分析,然后,根据现有的拓扑结构特点设计出一种新的拓扑结构Fly-Shu。最后,通过反射仿真的矩形波形和串扰仿真的眼图波形与原先Fly-By拓扑结构仿真结果进行对比,发现新设计的Fly-Shu拓扑结构在高速电路中对于常见反射和串扰影响方面具有更强的抑制作用,从而保证了高速信号在传输过程中更高的完整性。同时,新设计出的Fly-Shu拓扑结构对以后的高速信号的PCB设计和仿真起到了很好的借鉴作用。     

差分对内偏斜对25 Gbps背板信号完整性的影响分析

数字系统设计和信号完整性工程师面对25 Gbps信号传输挑战时,必须重视差分对内偏斜这个关键问题。先介绍差分对内偏斜产生的原因,然后从时域、频域分析了差分对内偏斜对25 Gbps背板信号完整性的影响,通过基于测试的通道仿真估算25 Gbps信号传输的差分对内偏斜容限;最后,提出了减少差分对内偏斜的工程处理方法。     

40Gbps多信道RZ/NRZ码传输色散时频特性分析

采用分步傅里叶法求解信号在多信道系统中满足的耦合非线性薛定谔方程组，建立40Gbps多信道通信系统的传输模型，以该模型仿真分析了NRZ码和RZ码的传输性能，并引入时频分析方法分析信号的传输性能。仿真结果表明，RZ码能量集中，误码率低；在40Gbps通信系统中RZ码对PMD有一定的抑制作用，降低了系统OSNR灵敏度的要求，有利于现在的10Gbps的光纤通信系统速率升级到40Gbps。     

基于Hyperlynx的高速数据传输板SI研究

电子设计领域的快速发展,使得由集成电路构成的电子系统速度越来越高,PCB板的信号完整性问题已经成为高速电子系统设计能否成功的关键。本文介绍了信号完整性仿真的流程,并利用集成电路的IBIS等仿真模型以及Hyperlynx仿真工具等,对高速数据传输板的时钟和数据等关键信号进行了详细的信号完整性后仿真分析,验证了该高速数据传输板PCB布线设计的正确性。在工程应用中,该高速数据传输板运行稳定可靠,满足设计要求。     

高速PCB信号完整性仿真分析

随着PCB设计越来越复杂,设计周期越来越短,信号完整性仿真分析正变得越来越重要.本文简介了信号完整性针对的基本问题.介绍了基于信号完整性仿真分析的高速PCB设计方法,并结合一个高速PCB设计案例,给出仿真分析的流程和分析结果.     

基于信号完整性分析的高速PCB设计

在高速PCB设计过程中,仅仅依靠个人经验布线,往往存在巨大的局限性。介绍利用Cadence软件对高速PCB进行信号完整性仿真。结合以CycloneⅡ为核心的远距离无线通信系统控制模块的PCB设计,利用Cadence的SPEEC-TRAQuest,提取器件的IBIS模型,确定关键信号线的拓扑结构,做信号完整性仿真。依靠仿真结果指导设计和制作,极大地提高了电路设计质量,缩短了研发周期。本文主要介绍反射和串扰仿真。     

基于时域有限差分法的IBIS模型修正

针对高速电路设计中IBIS模型仿真精度较差问题,将时域有限差分算法与IBIS模型相结合。通过实验对高速PCB设计中常见的结构(完整接地面、狭缝和过孔)进行了信号完整性分析,结合时域有限差分法改进的波形、speed2000仿真波形与实际测量的波形三者之间的比较,结果表明该修正算法可以显著提高仿真模型的准确度,达到提高设计成功率,缩短研发周期,降低成本的功效。     

DDR3系统混合建模与协同仿真

DDR3存储器已经成为目前服务器和计算机系统的主流应用,虽然DDR3采用双参考电压、片上校准引擎、动态ODT、fly-by拓扑以及write-leveling等技术在一定程度上提高了信号完整性,但设计实现高数据率仍然比较困难.针对某自研处理器及服务器主板设计,采用混合建模方法,建立了由芯片I/O、封装、PCB、过孔、连接器和DIMM条组成的DDR3的全通道信号完整性仿真平台,通过频域仿真,比较通道中各种无源组件引入的插损和回损,通过时域仿真,分析各组件对接收眼图的不同影响程度,实现Chip,Package,PCB的协同仿真与设计优化,达到了预期指标.     

LCL-S型注入信号式能量与信号共享通道ICPT系统研究

针对感应耦合电能传输(Inductive Coupled Power Transfer,ICPT)系统应用场景中的信号反向传输需求,提出了一种基于LCL-S谐振拓扑的注入信号式ICPT电能信号共享通道系统。运用交流阻抗法对所提出的系统的电能通道与信号通道分别进行了理论分析,建立了数学模型。以负载得到的电压恒定为前提,兼顾信号调制解调结构的影响,分析计算了系统参数,并搭建了MATLAB/Simulink验证模型。仿真结果表明,信号传递电路引入后,负载可以实现恒压,系统能量传输正常,在保证能量传输的情况下,可以实现信号的反向传输。最后按照仿真模型搭建了实际电路,验证了所提出的系统的可行性。     

2.5GS/s高速DAC陶瓷封装协同设计

随着超大规模集成电路向着高密度、高频方向发展,保证高速信号的可靠传输成为封装电学设计中的关键。完成了一款转换速率为2.5 GS/s的14 bit DAC陶瓷外壳封装设计,利用芯片、封装和PCB的协同设计,保证了关键差分信号路径在2.5 GHz以内插入损耗始终大于-0.8 d B,满足了高速信号的传输要求;并结合系统为中心的协同设计和仿真,对从芯片bump到PCB的整个传输路径进行了仿真和优化,有效降低了信号的传输损耗和供电系统的电源地阻抗。     

基于Sigrity在SDIO板级信号完整性仿真分析与优化

随着高集成度集成电路与高速板级印制电路的发展,板间通信频率已经达到GHz水平,传统板级电路设计方案已经无法普及到更高频率的电路设计。针对高速SDIO总线在板级的设计,基于Cadence Sigrity平台的信号完整性仿真,提出了一种针对SDIO总线的高速信号仿真方法,该方法对SDIO总线有较高的仿真参考意义,通过海思Hi3516EV200嵌入式平台的板级电路设计与仿真优化,对层叠结构、层叠顺序、走线长度、地过孔、过孔数目实验仿真,优化PCB设计,对S参数与时域图进行研究与分析,提出了一种SDIO总线的电路走线设计参考方法,通过理论分析与仿真实验论证了该方案的可行性与实用价值,填补了信号完整性仿真分析中对SDIO总线设计的空白。