一种JFET区域具有N型重掺杂的1200 V碳化硅浅槽平面MOSFET器件的设计与优化北大核心

介绍了一种在JFET区域采用浅槽N型重掺杂降低器件比导通电阻与开启损耗的1 200 V碳化硅平面栅MOSFET器件。采用浅槽结构设计，减小了器件栅源电容CGS及栅漏电容与栅源电容比值CGD/CGS,降低了器件的开启损耗。浅槽下方采用的N型重掺杂使得器件反型层沟道压降明显提高，使器件获得了更低的比导通电阻。仿真结果表明，相比于平面栅MOSFET器件，开启损耗降低了20%;相比于平面栅MOSFET与分裂栅MOSFET,器件比导通电阻分别减小了14%和17%。     

1700 V精细沟槽栅IGBT器件设计

为了改善绝缘栅双极型晶体管(IGBT)器件关断损耗和导通压降之间的折中关系,同时降低器件制造成本,基于1 700 V电压平台设计了一种采用精细沟槽栅结构的IGBT。采用TCAD软件进行仿真,研究衬底电阻率、衬底厚度、沟槽栅深度、沟槽栅宽度、载流子存储层注入剂量、沟槽栅元胞结构等因素对精细沟槽栅IGBT器件性能参数的影响,确定了最优工艺参数,并对1 700 V精细沟槽栅IGBT芯片进行流片和封装。测试结果显示,相比普通沟槽栅IGBT模块,1 700 V精细沟槽栅IGBT模块在芯片面积减小34.2%的情况下,关断损耗降低了8.6%,导通压降仅升高5.5%,器件性价比得到了优化。     

VDMOS的虚拟栅结构

文中设计了一个虚拟栅结构的VDMOS,该结构可以减小漏栅反馈电容Cras,使其接近于零.因此,对于相同的模块电压率,虚拟栅结构可以使MOS器件有一个更短的沟道,同时也因为有一个更大的栅漏交叠区域而使导通电阻减小.这样,器件跨导也可以提高.经过ISE仿真模拟,虚拟栅结构比原始分栅结构的击穿电压提高了近42%,而电流输出特性也更好更稳定.     

基于GaN HEMT的L波段600 W内匹配功率管设计

采用两只总栅宽100 mm的0.5μm工艺GaN HEMT功率管芯,通过合理选择目标阻抗、合理设计输出匹配网络,实现了一款输出功率达到600 W的L波段内匹配功率管.在+36 V、-2 V工作电压下,1.14～1.26 GHz内,功率管输出功率≥600 W,功率增益≥12 dB,功率附加效率≥55％,体积仅为33 mm...     

一种新型的双槽栅结构高压MOSFET

设计了一种能减小导通电阻并提高击穿电压的功率MOSFET。分析了击穿电压与外延浓度、耗尽层宽度、电阻率之间的关系。采用计算机仿真软件TCAD,对500 V、4 A下的N沟道MOSFET进行仿真验证。结果表明,相比传统VDMOS,双槽栅新型MOSFET的导通电阻减小了15.9%,反向击穿电压提升了2.8%。在工艺流程上减少了JFET退火工艺,仅增加了一层掩膜。     

一种用于电流模Buck变换器的电流采样电路

提出了一种用于峰值电流模Buck变换器的宽电压范围的高速电流采样电路。利用上功率管的导通电阻R_dson对电感电流信息进行采样,解决了R_dson的PVT参数漂移导致采样增益值不固定的问题。利用上功率管栅源电压检测电路设置屏蔽时间,解决了噪声干扰导致误触发的问题。PWM比较器设置在自举电容两端的浮动电源轨上,PWM比较器的输出可以跳过位移电路直接关闭上功率管,提高了电路的速度。采用0.35 μm 60 V BCD工艺对电流采样电路进行了验证。结果表明,在4~42 V的宽输入电压范围内,该电流采样电路能实现对电流信息的高速采样。当电感电流达到峰值后,驱动控制信号在15 ns内完成翻转。     

一种NPN型功率管驱动电路的设计

为NPN型功率管的降压型开关电源芯片设计了一种驱动电路。针对功率管工作在导通状态下的导通损耗和在开关状态转换中的开关损耗,设计了自举电路,使功率管饱和;设计了加速电路,缩短了功率管状态转换所用时间,降低了功率管损耗。在2 μm双极型工艺下进行仿真,结果显示,功率管工作在饱和区,导通损耗小,开关转换速度快,可满足高开关频率的要求。     

一种适用于开关电容电路的MOS开关栅增压电路

提出了一种新的MOS器件栅增压电路,它在减小MOS开关导通电阻的同时,减少了衬偏效应以及MOS开关输出信号的失真. 该电路采用了0.13μm 1.2V/2.5V CMOS工艺,HSPICE的仿真结果表明该栅增压电路适用于高速低电压开关电容电路.     

一种适用于开关电容电路的MOS开关栅增压电路

提出了一种新的MOS器件栅增压电路,它在减小MOS开关导通电阻的同时,减少了衬偏效应以及MOS开关输出信号的失真.该电路采用了O.13μm 1.2V/2.5V CMOS工艺,HSPICE的仿真结果表明该栅增压电路适用于高速低电压开关电容电路.     

基于超薄外延技术的双扩散新型D-RESURF LDMOS设计

文中针对高压节能应用领域,开发了一种基于超薄外延技术的双扩散BCD兼容工艺,实现了一种新型D-RESURF结构的700V LDMOS设计。结构中N型外延的厚度减小为4.5μm,漂移区长度缩减至70μm,使得芯片面积和制造成本大幅减小。并通过仿真设计,优化了器件结构的表面电场分布,使反向击穿电压达到700V的同时,使器件导通电阻降为33Ω·mm2。流片结果表明,功率管可以达到设计要求。