基于21554的无主多处理器系统实现

分析了Intel-21554非透明桥的结构特点,建立了利用LookupTable基地址模式实现多处理器地址窗的映射机制,描述了实现所述地址映射的详细过程,提供了利用标准非透明桥实现无主多处理器系统的实际背景.     

一种基于非透明桥的PMC空载模块设计

为了在CompactPCI计算机中扩展PMC模块,提出了一种基于非透明桥的PMC空载模块的设计方法.该方法中包括基于非透明桥空载模块的主要设计思路和实现过程.该方法通过采用非透明桥实现PMC接口的扩展,使计算机具备扩展智能PMC模块的功能,在设计过程中进行了可靠性预计,提高设计的可靠性.该方法已经投入应用,取得了良好的...     

一种基于C-PCI总线的HMCS地址映射机制研究

针对总线型计算机的主机风险与主机效率问题,提出了一种无主多处理器结构,以Intel-21554非透明桥为硬件基础,在这种结构中建立了处理器域之间的地址映射模型。这不但能够解决传统系统面临的根本问题,同时提供了灵活的系统级备份模式,具有最高处理器安装密度以及信息处理能力,系统的综合性能被最大化。     

一种非透明PCI-PCI桥的应用

介绍一种采用非透明PCI-PCI桥(Dec21554)的PCI插卡.重点介绍非透明PCI-PCI桥和透明PCI-PCI桥的异同点,非透明PCI-PCI桥的使用方法及其地址翻译原理等.     

一种非透明PCI—PCI桥的应用

介绍一种采用非透明PCI—PCI桥(Dec21554)的PCI插卡。重点介绍非透明PCI-PCI桥和透明PCI-PCI桥的异同点,非透明PCI-PCI桥的使用方法及其地址翻译原理等。     

多处理器芯片组中PCI桥控制器的设计与实现

分析了多处理器芯片组内通信和PCI通信的特点,设计并实现了在切入通信机制下的PCI桥控制器,该控制器在FPGA布局布线后可以达到66 MHz,有效隐藏PCI协议中的突发传送和读延迟机制给多处理器切入通信带来的性能损耗。该控制器已稳定运行在龙芯多处理器系统中。     

异步非透明PCI-PCI桥的应用研究

阐述了异步非透明PCI-PCI桥的基本原理，分析了使用通用PCI-PCI桥进行系统设备扩展所存在的问题，并针对这些问题，给出了不同应用的解决方案，讨论了使用异步非透明桥扩展系统的性能。理论分析和实际应用表明异步非透明PCI-PCI桥可以满足各种应用需要。     

CPCI总线在某数据处理机中的应用

该数据处理机系统底板总线采用CPCI总线,并通过PCI-to-PCI桥进行总线扩展,为了解决PCI透明桥和非透明桥在该系统使用中存在的配置、通信及切换问题,本文从软件方面论述了透明桥和非透明桥机制,CPCI总线主控设备透明桥的配置过程,CPCI总线从设备非透明桥的配置过程,设备间基于CPCI总线的通信方法,互为备份设备间的故障监控,CPCI总线主控设备的故障切换方法以及CPCI总线从设备的故障切换方法。该方案简单易行,已在该数据处理机中实施,对以后的其他系统设计具有一定的参考价值。     

异构多处理器嵌入式计算平台的设计

提出了采用异构多处理器体系结构构建嵌入式计算平台的思想,并基于该思想采用Cortex M3主处理器和MSP430协处理器构建了异构多处理器体系结构的433 MHz有源RFID读写机具。实际验证结果表明,采用异构多处理器构建的嵌入式计算平台实现了计算密集型应用与控制密集型应用的有效分离,大大提高了系统的灵活性和资源分配的合理性。基于该体系结构重构传统嵌入式计算平台时对应用系统透明,使其具有广泛的应用前景。     

实现系统规模化的龙芯3号桥片设计与验证

CC-NUMA（高速缓存非均匀访存）系统应用在龙芯3A的处理器上,已得到了良好的性能体现,程序开发也有明显的简化。在维护片内和片间数据传输的稳定性和正确性的工作中,对基于一致性协议的片间互连结构进行分析和研究。为了构建更大规模的CC-NUMA系统而维护多处理器间的一致性。在片间利用互连桥片进行统一调度,从而保证跨系统访问和全局数据一致,并且实现了多核处理器在访存性能上的提升。所设计的桥片在部分结构上与龙芯3A二级缓存相似。通过定向和随机环境测试,验证了桥片在功能方面的正确性。     

多处理器嵌入式系统的软/硬件协同模拟验证方法

介绍一种软硬件协同模拟验证方法，该疗法以指令集模拟器和事件驱动硬件模拟器为基本框架，透明地将多个不同类型的指令集模拟器和硬件模拟器连接起来，实现面向混合多处理器嵌入式系统的软硬件协同模拟验证。介绍了多处理器间通信机制的模拟实现及优化方法，重点讨论了以硬件模拟器为控制核心的协同模拟同步方法。     

基于最优虚拟截止日期多处理器混合时序调度

为提高混合临界系统实时调度有效性,提出基于最优虚拟截止日期的多处理器混合时序调度算法.将现有非抢占最早截止时间可调度性测试算法推广到混合临界多处理器系统,引入时序保证技术,确保系统在两个不同临界值间过渡;将所提可调度性测试扩展到混合临界系统,利用系统级截止期缩减参数控制,设计最优虚拟截止日期分配策略.仿真结果表明,采用最优虚拟截止时间分配策略可调度性测试可发现大量额外可调度任务集,实现混合临界多处理器非抢占调度性能提升.     

基于CPCI总线的共享内存技术的实现

研究了基于CPCI总线的共享内存技术的实现，并以Intel 21555非透明PCI-to-PCI桥为例介绍了CPCI总线共享内存技术的工作原理，软件设置，实现了两块处理器模块对共享内存空间的互访。     

PLD实现的多处理器嵌入式系统设计

提出利用可编程逻辑器件来实现多处理器间的并行链接传输，利用微处理器单元来完成独立的模块功能，较好地解决传输的实时性问题，使多处理器协调控制可靠方便。给出了一种逻辑设计方法及实现实例，并提出若干场合的应用     

基于NiosII的SOPC多处理器系统设计方法

详细地阐述基于NiosII和FPGA的多处理器系统的实现机制,讨论利用硬件互斥核实现多处理器资源共享的方法,并给出硬件设计的具体步骤以及软件设计、调试方法和关键技术;利用Altera公司提供的QuartusII、SOPC Builder和NiosII IDE等开发工具,通过一个3处理器系统设计实例,验证了设计方法的正确性,实现了3处理器对存储器资源的共享。     

基于NiosⅡ的SOPC多处理器系统设计方法

详细地阐述基于NiosⅡ和FPGA的多处理器系统的实现机制,讨论利用硬件互斥核实现多处理器资源共享的方法,并给出硬件设计的具体步骤以及软件设计、调试方法和关键技术;利用Altera公司提供的QuartusⅡ、SOPC Builder和NiosⅡ IDE等开发工具,通过一个3处理器系统设计实例,验证了设计方法的正确性,实现了3处理器对存储器资源的共享.     

基于以太网的TMS320C6713并行系统设计

在某大型测试系统的设计中,为了实现多只处理器问灵活的数据交换及并行处理,提出了基于Ethernet的多处理器并行系统设计;通过FPGA实现了以太网交换机的介质无关接口与处理器同步串口的接口转换,从而实现了处理器接收和发送网络数据．在此基础上实现了多处理器的并行数据处理。为实现高效的对多处理器系统的开发调试,提出了基于Ethernet的多处理器网络调试方案,最后对系统的可扩展性进行了分析。     

一个多处理器实时线程调度算法及其在MACH操作系统下的实现方法研究

在实时操作系统中，任务调度在处理器资源的管理中起着十分关键的作用。本文提出了一种基于线程的、动态的、非抢占的多处理器实时任务调度算法，该算法可以高效地在多处理器系统上同时进行周期性和非周期性实时线程的调度。本文还讨论了该算法在ＭＡＣＨ操作系统环境下的实现方法。     

实时调度EDZL算法的可调度性判定

针对多处理器实时调度中的EDZL调度算法,利用多任务之间的相互干涉关系,找出与多处理器之间的时间约束条件,提出了一种可调度性判定的方法,并对给出的判定方法进行了证明。给出了一种判定多处理器实时EDZL可调度性的算法,这种方法可在设计多处理器实时系统时使用。     

基于SDZX-MV-02 MCU核的多处理器架构设计

设计了一个基于SDZX-MV-02核的多处理器架构，设计的公共存储器总线切换器，解决了多处理器共享数据的问题；设计的I／O锁存器，解决了多处理器之间的信息、命令和状态的互传；给出了实现框图、实现代码和仿真结果，较好地解决了用低端徽处理器实现高端机器视觉处理的问题。