贝叶斯网络在SoC事务级验证平台中的应用

在越来越复杂的SoC芯片设计过程中,功能验证已成为芯片设计周期中最主要的瓶颈;采用人工智能算法在功能覆盖率指导下自动生成随机激励的方法已成为该领域的研究热点;针对贝叶斯网络强大的不确定性概率推理和数据分析能力以及事务级验证平台的特点,采用贝叶斯网络来自动分析验证平台中的事务配置参数和功能覆盖率统计数据之问的不确定关系,提出了一种改进的功能覆盖率驱动验证平台;与传统的约束随机验证平台相比,能快速达到覆盖率目标,缩短验证周期.     

功能覆盖率驱动的TAU/MVBC模块验证*

本文基于验证方法学(VMM),使用硬件验证语言搭建分层可复用的TAU/MVBC验证环境,利用功能覆盖率结果对随机激励生成器进行导向,同时使用断言覆盖未达到的边角情况,在合理的时间内达到了预定的覆盖率要求。结果表明,覆盖率导向的带约束随机激励生成方法通过提高对覆盖率贡献较大的小概率事件出现的次数,有效地提高了验证效率。     

一种基于图模型提高代码覆盖率的验证方法

随着微处理器复杂度的不断提高,用全功能验证方法将花费大量的计算资源和时间。提出一种基于图模型的验证方法,首先利用功能抽象的方法得出微处理器的图模型,然后由基于图模型功能覆盖的代码生成算法生成验证代码。我们将这种方法应用于一款DSP的功能验证,结果显示在很短的验证代码激励下得到了较高的代码覆盖率。     

覆盖率驱动的随机测试生成技术综述

随机测试生成技术是当今大规模集成电路仿真验证流程中的一项重要支撑技术.覆盖率驱动的随机测试生成方法是目前该领域研究的热点之一,其目标是通过覆盖率指导测试向量生成,减少重复测试向量,加速验证的收敛过程,提高验证的自动化程度和效率.文中全面综述了覆盖率驱动的随机测试生成技术的发展历程、研究现状和技术分类,并结合具体实例对各种方法及其面临的主要问题进行了讨论、评价和总结.     

TURBO51嵌入式微处理器功能验证

首先介绍了TURBO51嵌入式微处理器的基于分支预测和动态执行结构设计与设计背景及目前验证的发展状况,即形式验证、模拟仿真和硬件加速仿真, 然后介绍了TURBO51设计验证所采用的步骤和每个阶段的任务及通过准则,即首先同步定义文档功能时序设计及验证策略,再进行RTL仿真并达到覆盖率和代码检查并给出覆盖率结果,然后进行FPGA验证,最后进行门级仿真.给出了错误的累计过程,显示TURBO51的设计验证中错误收敛快,在RTL仿真前已排除大部分严重错误,FPGA验证前已排除全部严重错误和99%的其它错误,确保了TURBO51的一次流片成功.但另一方面,在验证中使用配置约束的自动随机指令序列还需加强.     

微处理器基于功能覆盖率的伪随机验证方法

本文提出了一种基于功能覆盖率的伪随机验证方法,该方法能根据功能覆盖率的反馈自动生成测试向量进行测试,能提高验证的效率和质量,缩短设计时间,降低验证成本。     

基于覆盖率驱动的高性能DSP指令集验证方法

针对传统定向测试效率较低且容易遗漏边界条件,以及测试平台扩展性、移植性差等问题,利用SystemVerilog的面向对象特性、随机约束求解机制以及覆盖率统计机制,提出一种快速搭建覆盖率驱动的随机测试平台的方法。采用面向对象方法对指令集建模,同时定义功能覆盖点和交叉覆盖率,并对随机约束规则进行描述,利用SystemVerilog的约束求解机制在覆盖率驱动下生成大量的测试指令码。对"银河飞腾"高性能DSP芯片指令集进行验证,结果表明,与定向测试相比,随机测试的寄存器和数据通路覆盖率提高50%,操作数覆盖率提高90%以上,交叉覆盖率提高75%以上,同时功能覆盖率能在较短的时间内达到预期值,从而缩短验证周期。     

基于UVM平台实现SDHost控制器的验证

随着数字信息技术的发展，SDHost控制器的应用逐渐广泛。本文对SDHost控制器的相关功能进行验证，基于UVM验证方法学搭建完整的验证平台，通过直接测试和大量的随机测试案例以及Makefile脚本自动化编译，完成代码覆盖率以及功能覆盖率的统计，最终代码覆盖率和功能覆盖率均满足要求。UVM验证平台以及自动化脚本的使用提升了验证效率，对验证流程做了简化，同时保证了验证的完备性。     

基于VMM方法学的系统级软硬件协同仿真验证

针对一款高性能复杂SoC芯片的设计,提出了一种新的软硬件协同仿真验证方案。通过比较仿真环境中软硬件间通信的各种实现方式,构建了一种新的符合VMM标准的验证平台。同时为加快覆盖率的收敛速度,给出了随机激励约束的优化方法。实践表明,新的约束和仿真方式使覆盖率收敛速度提高数倍,验证效率显著提高。     

RTL验证框架--HRV

设计并实现了一个RTL覆盖率驱动的验证框架HRV，它集成了自主开发的基于程序切片技术的设计抽取器、基于VCD文件的代码覆盖率分析器以及基于路径和基于断言的模拟矢量自动生成方法．实验结果表明，HRV通过集成多种验证工具，提高了模拟验证效率，加速了错误检测和错误定位．     

概率模型下的一种优化覆盖算法

覆盖率不仅是评价无线传感器网络体系性能的重要标准之一,也是无线传感器网络所研究的一项重点课题.为此,提出了一种概率模型下优化覆盖算法.该算法通过对概率覆盖模型的计算,给出了传感器节点覆盖的期望值和公差的求解过程以及对所关注目标节点进行首次覆盖后的期望值证明过程.在网络能量方面则通过节点状态调度策略对通信路径进行优化,证明节点能量衰减过程中,拟合函数极限存在的意义,实现了传感器节点能量的有效匹配,抑制了传感器节点能量的消耗,证明了优化后整个监测区域传感器节点覆盖函数之间的关系.仿真实验结果表明,该算法不仅提高了覆盖和网络服务质量,而且有效地抑制了网络能量开销,延长了网络生存周期.     

基于覆盖率的微处理器运算单元验证技术

根据微处理器运算单元功能较多的特点,基于覆盖率的验证方法,设计一种自检查的测试程序生成器(SATG)验证方法。SATG采用一种“闭环”结构,并以功能覆盖率量化分析为核心,使用随机生成和约束求解的方法,自动生成验证程序。实验结果表明,该方法在微处理器运算单元的验证中,能提高验证效率和覆盖率,增强验证平台的可重用性。     

一种高效的模拟覆盖率分析方法研究

在覆盖率驱动的模拟验证方法中，模拟覆盖率分析时间直接影响模拟验证的效率．针对现有基于值变化导出(VCD)文件覆盖率分析方法中模拟重放效率低的问外，对模拟重放过程进行了改进，提出一种高效的基于VCD文件的模拟覆盖率分析方法．该方法模拟重放时只针对HDL描述中的控制语句进行求解．实现了模拟覆盖率分析系统原型和各种覆盖率测度的分析方法．实验结果表明该方法在获得与现有方法同等覆盖率分析精度的同时，模拟重放效率提高2倍多．     

RISC指令集众核处理器功能验证与实现

众核技术已成为当前处理器体系结构发展的必然趋势,如何对众核处理器设计进行有效而充分的验证,成为当今IC设计验证领域的研究热点之一,也是众核处理器芯片能否成功流片的关键因素之一。目前工业界采用基于仿真的验证作为主要的验证方式,重点介绍了以覆盖率为导向的RISC众核处理器的功能验证环境的整体设计,提出了“被动式”的验证思想,并采用“软硬件协同验证”的策略,最终达到每条指令都比对通过的验证目标,辅以后期阶段所引入的时序验证策略和功耗评估策略,完整地提出了一套芯片验证平台搭建和验证功能实现的方法流程。     

一种多处理器总线接口部件的验证环境的搭建

设计和验证周期的不断紧缩,给芯片验证工作者带来了很大的挑战;为了提高验证效率,对芯片的验证方法和验证环境的搭建进行了深入地研究;以"龙腾R2"微处理器总线接口部件为例,详细阐述一种面向对象的功能覆盖率反馈以及自检查验证环境的搭建流程;实验表明,改进后的验证环境在验证效率以及功能点覆盖面方面都明显优于改进前的验证环境。     

基于覆盖率模型的AMBA接口随机验证方法*

AMBA协议是主流SoC(system-on-chip)片上总线的事实标准。结合龙芯1号AHB接口的验证,介绍了基于覆盖率模型的AMBA接口随机验证的系统架构,提出了AHB协议模型的定义方法,采用约束化随机向量对目标空间产生强化测试。该方法迅速定位了接口设计中隐蔽的问题,最终达到了100％的功能覆盖率。该方法能够有效地保证接口设计的质量,对互连协议的验证具有普适意义。     

基于遗传算法的全芯片级覆盖率驱动随机验证技术

随机测试生成技术是当今大规模集成电路仿真验证流程中的重要支撑技术.覆盖率驱动的随机测试生成方法是目前该领域研究的热点.遗传算法具有部分优化问题的黑盒特性,不需要了解问题的太多先验知识,适合处理黑盒优化问题.因此,将遗传算法应用在覆盖率反馈驱动随机测试生成时,不需要复杂的领域先验知识,节约了大量的专家时间,提高了验证的自动化程度.分析了各种基于遗传算法的覆盖率驱动的随机测试生成方法,并在此基础上设计和实现了基于遗传算法的全芯片级覆盖率驱动随机验证平台.该平台被实际应用在龙芯处理器的验证中,实验结果表明,平台有效提高了验证效率.     

嵌入式处理器在片调试功能的验证

以龙芯1号处理器为研究对象,探讨了基于JTAG的处理器在片调试功能的验证方法.根据在片调试的结构特征建立了功能覆盖率模型,并以访存模式为基准分步建立虚拟验证原型.整个验证将定向功能测试和指令集随机测试有机地结合起来,迅速定位了设计中多个难以发现的错误.最终验证的功能覆盖率达到100%,FPGA原型经长时间运行无误.