基于FPGA的FFT处理器的研究与设计

本文利用频域抽取基四算法,运用灵活的硬件描述语言-Verilog HDL作为设计主体.设计并实现一套集成于FPGA内部的FFT处理器.FFT处理器的硬件试验结果表明该处理器的运算结果正确,并且具有较高运算速度.该方法具有设计简单灵活,体积小等优点,可用于雷达处理、高速图像处理和数字通信等应用场合.     

基于FPGA的通用FFT处理器的设计

介绍了一种通用的可以在低端或是高端的FPGA上实现N（N=2M,M=2,3,4…）点FFT变换的方法。设计采用基4布斯编码算法和华莱士树算法设计完成了16X16位有符号数并行乘法器,并采用此并行乘法器为核心设计了FFT算法中的基-2蝶形运算单元,设计了串并转化模块、并串转换模块、移位选择模块、溢出检测模块和地址与控制模块等其它模块,并以这些模块和FPGA内部的双口RAM和ROM为基础组成了基-2FFT算法模块。整个模块采用基-2时域抽取,顺序输入,逆序输出的方法;利用Modelsim完成了FFT模块的前后仿真;利用Matlab编写了用于比较仿真结果和Matlab中FFT函数产生的结果的程序,从而验证了仿真结果的正确性。该模块最后能够在Cyclone EP1C6Q240C8型FPGA上稳定运行在60MHz。整个FFT模块能够在183μs左右完成1024点的16位定点复数FFT运算,能够满足一般工程的要求。该方法也可以用于实现更低点数或是更高点数的FFT运算。     

一种基于FPGA实现的FFT结构

本文讨论了一种可在FPGA上实现的FFT结构.该结构采用基于流水线结构和快速并行乘法器的蝶形处理器.乘法器采用改进的Booth算法,简化了部分积符号扩展,使用Wallace树结构和4-2压缩器对部分积归约.以8点复点FFT为实例设计相应的控制电路.使用VHDL语言完成设计,并综合到FPGA中.从综合的结果看该结构可在XC4025E-2上以52MHz的时钟高速运行.在此基础上易于扩展为大点数FFT运算结构.     

星载海洋雷达高度计中基于FPGA的FFT运算模块的实现及性能分析

FFT运算是星载海洋雷达高度计实时跟踪处理的重要步骤，现代高分辨率雷达高度计要求处理速度更高，这时如果采用软件来进行FFT运算会导致处理时间过长。考虑到上星的需要，提出了一种采用FPGA技术来硬件实现高度计的FFT运算方法，理论和实验结果证明，采用此技术完全能满足高度计有关精度和处理速度的要求，解决了高分辨率星载雷达高度计控制中的一项关键的技术问题。     

基于FPGA的FFT处理器的设计与验证

介绍一种基于FPGA，选择FFT的基一2DIT处理算法，在ISE6．2I开发平台上完成32位浮点运算的FFT信号处理器设计：利用Modelsim工具软件对系统的逻辑综合和时序进行仿真，并将系统的结果与Matlab计算结果相比较，验证了设计结果的精确性；实验表明利用FPGA实现FFT，运算速度快，可以满足高速信号处理的应用场合。     

TMS320C54X系列DSP上FFT运算的实现

在电子设备中数字信号处理技术越来越多地得到应用,而FFT运算是数字信号处理技术的基石,FFT运算主要由DSP来完成,DSP的FFT运算程序的编写是一项重要工作,但FFT算法程序的编写调试费时费力.TI公司提供了以TMS320C54x系列芯片为基础的DSPLIB库函数,包含FFT运算,使在TMS320C54x系列芯片上进行FFT运算变得容易,本文就DSPLIB函数库进行介绍并就使用方法进行详细说明.     

基于CORDIC算法的高速基-4FFT处理器设计

针对目前数字信号处理中对高速傅里叶变换(FFT)的要求,进行了FFT算法研究,采用基-4算法来实现FFT处理器;设计了对称乒乓RAM结构,提高了FFT处理器的连续运算能力和运算速度;采用CORDIC算法代替复数乘法器,用移位加法实现了复数乘法运算,减小了系统资源占用,提高了系统速度,设计了防溢出控制结构,在不增加系统延时的基础上,提高了运算精度;采用AL-TERA公司FPGA进行了验证,仿真结果表明该FFT处理器最大工作频率可达168.86 MHz,能满足高速实时处理的要求。     

基于FPGA的高速浮点FFT的实现研究

研究了利用FPGA实现浮点FFT的技术,提出了一种循环控制、RAM访问和蝶形运算三大模块以流水线方式协同工作的方案,结合数据缓冲和并行处理技术,讨论了蝶形运算单元的工作机制。浮点乘法器采用并行Booth编码和3级Wallace压缩树的结构,浮点加法器中采用独立的定点加法器和减法器,使运算得以高速进行。RAM读/写时序和运算参数都可利用寄存器设置。本设计已在Cyclone-Ⅱ系列芯片EP2C8Q208中实现,200MHz主频下,采用外部RAM,完成1024点复数FFT只需750μs。     

基于FPGA的谐波检测装置设计

利用现场可编程门阵列(FPGA)运算速度快、效率高的特点,使用FIR硬件IP核实现前置线性相位低通滤波通道,使用FFT硬件IP核实现加窗插值修正FFT算法,设计针对电力系统的高次谐波检测装置。     

基于FPGA的新型谐波分析仪设计

给出一种基于FPGA的新型谐波分析仪的设计方案。在该方案中,采用FPGA实现快速的FFT运算,使用实时操作系统结合Ethernet芯片实现TCP/IP协议直接接入局域网,并给出实际的设计实现。