数字校正高速14位A／D转换器设计原理

叙述了高速１４位Ａ／Ｄ转换器结构方案，着重针对两级串并联Ａ／Ｄ转换器的特殊部分－－数字校正进行了讨论。深入分析了模差与误差问题，详细阐述了预校正转移并消除第一级ＡＤＣ所产生的高位数码误差的原理和数字校正求和使高位数码变准确的机理。用一个１４位Ａ／Ｄ转换器设计实例证明数字校正子系统在串并联Ａ／Ｄ转换系统中的效果。最后指出两级串并联Ａ／Ｄ转换系统设计是多级串并联转换系统设计的基础。     

一种带接口的CMOS10位电流型乘法D／A转换器

介绍了一种带接口的单片ＣＭＯＳ１０位电流型乘法Ｄ／Ａ转换器的设计及工作方式。着重阐述逻辑电平转换、控制逻辑的结构设计及其工作方式。在不修调电阻网络的情况下，该Ｄ／Ａ转换器在５Ｖ、１５Ｖ下，其线性误差、微分误差、满刻度误差均能达到１０位精度     

CMOS单片12位D／A转换器的设计优化

本文介绍了一种高速单片ＣＭＯＳ１２位Ｄ／Ａ转换器的设计。着重阐述了电阻开关网络的按比例匹配设计原理、结构特点，激光动态修调网络的结构设计，以及逻辑控制和功能特点。该Ｄ／Ａ转换器的线性误差、微分误差满刻度误差均满足１２位精度。在１５Ｖ工作电压下，满度电流建立时间为０．６μｓ，功耗２０ｍＷ。     

关于A／D与D／A转换器发展动向的一些思考

概述了Ａ／Ｄ、Ｄ／Ａ转换器的发展动向，分析了其在模拟集成电路中的地位，提出了Ａ／Ｄ、Ｄ／Ａ转换器的主要流产品和主流技术，在此基础上阐述了我国Ａ／Ｄ、Ｄ／Ａ转换器的发展概况，最后提出了发展我国Ａ／Ｄ、Ｄ／Ａ转换器的建议。     

单片8位视频A／D转换器AD9048

单片８位Ａ／Ｄ转换器ＡＤ９０４８是高速Ａ／Ｄ转换器。本文在对该转换器作一般介绍的基础上，对其极限参数，引脚，工作原理作了较为全面的介绍。     

一种含相加器的高速12位D／A转换器

阐述了一种含相加器的高速１２位Ｄ／Ａ转换器的设计和应用，该电路实现Ｉ－Ｖ转换和相加器功能仅用１级视频运效，其内含相加器的小信号带宽为３０～４０ＭＨｚ传输延迟１５ｎｓ该Ｄ／Ａ转换器的稳定时间为２５０ｎｓ，用于压控振荡器时，可获得的高最输出电压仅比＋Ｖｓ低２～３Ｖ，在全温范围内，其线性误差，微分线性误差，相加器线性误差，相加器微分线性误差分别达±１／２ＬＳＢ。     

串行输出A／D转换器的测试方法

以ＳＡＤ０８３２８位串行输出Ａ．Ｄ转换器为例，验证了一种串行输出Ａ／Ｄ转换器的特殊测试方法。详细介绍了诸如转换精度，三态特性等主要参数的测试方法和测试线路。测试结果表明，该测试方法完全满足串行输出Ａ／Ｄ转换器的测试精度要求。     

具有误差补偿的高分辨率A／D转换器设计

本文介绍了一种误差补偿方法，并根据这种方法设计了高分辨率Ａ／Ｄ转换器。该电路采用ＢｉＣＭＯＳ设计和开关电容电路，根据误差补偿原理设计了误差补偿电路，有效地抑制了由于电容不匹配所引起的误差，并通过高增益和高共模抑制比的运放和比较器设计，实现了高分辨率的Ａ／Ｄ转换，ＰＳＰＩＣＥ仿真结果验证了设计的正确性。     

一种电流型10位D／A转换器的设计

介绍了一种电流型１０位Ｄ／Ａ转换器的设计。着重阐述了差分式电流开关，Ｒ－２Ｒ梯形电阻、二进制电流加权网络和精密基准源的设计原理和结构。该Ｄ／Ａ转换器采用线性兼容Ｉ２Ｌ工艺制作，具有体积小、功耗低、可靠性高、使用方便灵活等特点。线性误差、微分线性误差均低于１／２ＬＳＢ，建立时间≤２００ｎｓ，在－１５Ｖ电源下功耗低于６０ｍＶ。     

过采样Σ—Δ A／D转换器

对近采样Σ－ΔＡ／Ｄ转换器作了全面的描述。介绍了Σ－ΔＡ／Ｄ转换器的工作原理，着重推导了转换器中调制器阶数、过采样比和精度的关系，指出了调制器稳定工作的条件。最后，以１８位Σ－ΔＡ／Ｄ转换器稳定工作的条件。最后，以１８位Σ－ΔＡ／Ｄ转换器的调制器设计为例，详细阐述了Σ－ΔＡ／Ｄ转换器的设计过程，并给出了实验结果。     

光性能检测系统中纳秒脉冲峰值检测方法(英)

In optical performance monitoring system,the analog to digital converter is needed to detect the peak of nanosecond pulse and get the signal envelope.A scheme based on a designed anti-aliasing filter and analog to digital converter is proposed to broaden the nanosecond pulse and make it easier for the analog to digital converter to catch the peak of the nanosecond pulse.The experimental results demonstrate that,with the proposed scheme,the optical performance system needs less time to get the recovered eye-diagram of high speed optical data signal,and is robust to phase mismatch in the analog to digital converter circuit.     

数字下变频的设计及其在FPGA中的实现

分析数字下变频结构及其实现方法,重点研究如何基于FPGA实现数字下变频的功能,并通过仿真分析验证该实现方法的正确性。结果表明,该实现方法可用于各类数字通信系统中频信号的数字下变频处理,具有一定的实用价值。     

高速采样信号数字下变频研究

对于高速采样信号接收处理，基本结构数字下变频无法满足需求。提出了一种灵活并行度的低复杂度数字下变频结构，给出了 16 并行度的数字下变频实例，分析了资源消耗情况。 通过仿真表明，该并行结构的数字下变频功能正确，同时资源消耗较低，能较好地满足高速采样信号的大吞吐需求。     

Design and optimization of Flash type Analog to Digital converter using Augmented Sleep Transistors with Current Mode Logic

This paper represents the low leakage & the delay performance optimization of Flash type Analog to Digital converter using Augmented Sleep Transistors with Current Mode Logic (ASTCML) at 45 nm technology. It is realized that the leakage power is reduced 50% approximately in ASTCML logic based analog to digital converter design at 1 V supply voltage. Due to reduced leakage power, the probability of causing thermal runaway is decreased and the design stagnation is increased. Even though the featured analog to digital converter is designed using combination of PMOS & NMOS. The anticipated analog to digital converter is appropriate for high speed and wireless network application. In this paper, different consecutive designs with flash type analog to digital converter are represented.     

移相全桥ZVZCS变换器及数字控制研究

针对利用变压器辅助绕组实现的移相全桥ZVZCS软开关电路，提出了一种基于DSP的数字控制方法，实现了移相全桥ZVZCS电路的数字化控制，分析了电路的工作原理，详细介绍了电路的数字化控制方案。通过一台2．5kW的DC/DC变换器实验样机对该方案进行了验证。     

数据传输系统的FPGA一体化设计与实现

当前的差分相移键控（DPSK）数据传输系统大多是采用独立的数据调制解调终端设备和收发信设备组成的,集成度低、可靠性较差,存在内部信号量化噪声。通过应用现场可编程门阵列（FPGA）加高速数字信号处理设计技术,将数据传输系统中的信号进行DPSK调制,基带到射频信号的数字上变频,以及信号的解调与射频到基带信号数字下变频进行一体化设计,解决了DPSK调制解调终端设备与射频信道设备相互独立所带来的集成度低、可靠性差,以及设备间信号变换引起信号受损等问题。     

Digital mass flow rate meter using square-root analogue to digital converter

This paper deals with the design and construction of a digital signal processing meter to provide a digital output proportional to the moss flow rate of a gas. It employs a triple-slope technique and a non-linear square-root type of analogue to digital converter (ADC). The triple-slope square-root ADC is based on a dual-slope integrating converter. Linear and digital ICs have been used throughout the design of this digital meter.     

基于dsPIC数字控制的240W AC/DC变换器研制

为了降低开关电源装置的体积重量与成本,采用一款高性能dsPIC芯片实现240W AC/DC变换器的数字控制。该变换器由Boost PFC电路和LLC谐振变换电路两级电路构成,并通过数字控制技术整合了所需的模拟控制功能。通过制作原理样机,实现整机变换效率大于92%,且运行在空载与20A满载下的实验结果验证了文章所提出的双滞环自适应控制策略及其数字控制方式的可行性与合理性。     

Buck型变换器数字PID控制器设计方法研究

Buck型变换器包括Buck变换器及其衍生的全桥变换器。文中以Buck型变换器为控制对象,给出了频域补偿设计中模拟PID控制器的零极点配置原则,实现了其比例、积分、微分系数的整定。在此基础上,运用连续系统离散化方法,最终完成数字PID控制器的参数设计。MATLAB/SIMULINK仿真结果表明,通过上述方法设计实现的数字PID控制器能够满足系统的控制要求,输出响应具有良好的静态与动态特性。