大规模集成电路掩版模的检查与质量分析

在大规模集成电路的制造中,掩模版的特点是:1)掩模必须是分层作图,且每层之间的掩模图形按设计要求套刻;2)、掩模的图形尺寸变化应控制在设计的一定容差范围;3)掩模图形内的任何缺陷,都会导致电学的穿通或错误连结,所以对缺陷尺寸、位置及密度都有严格要求;4)掩模图形本身的质量,包括黑白反差和边缘锐度等等将会影响光刻工艺质量,这也是对掩模要求着眼点之一,…….     

集成电路掩模缺陷的检查

16.1、序言在集成电路制造工艺中,如果集成电路的图形尺寸超过了光的波长,那么用于光刻的光掩模今后也将继续使用。集成电路掩模的检查项目中,包括掩模材料的平面度、图形尺寸和重复节距等的尺寸精度及有无缺陷等。这些项     

光掩模涂层的薄膜分析

<正> 半导体生产中的光刻工艺要求使用能确定器件某种特征的高质量的掩模材料。除了要求掩模材料能阻挡光刻操作所必需的光化辐射外(主要是紫外线),对掩模材料的要求可能是完全不同的。对各类掩模的基本要求是薄膜要耐用、耐划、热稳定性好、与玻璃的粘附性好、以及能抵抗有机清洗剂或溶剂的浸蚀,没有针孔等。最通用的材料是在钠钙玻璃或硼硅玻璃板上的700～1000埃厚的铬。铬掩模较早地取代了照相乳剂掩模,因为不透光层较薄、较硬,以及线条清晰。超大规模集成电路(VLSI)微型化的趋势,结合由电子束制造主掩模和投影复印,也已增加了对掩模材料的要求。发展 VLSI 的重点放在低缺陷密度和无针孔的材料上。增加图形的复杂性和使用正性抗蚀剂导致了大量掩模的大范围不透明,因此定位更     

衍射干涉光刻研究

光刻就是将掩模版上的图形转移到基底的过程,广泛应用于微电子、微机械领域。衍射现象是光刻工艺无法避免的问题,当掩模图形尺寸接近光源波长时,就会产生衍射干涉现象。利用这一现象,可以产生小于掩模图形尺寸的图形。采用严格耦合波分析算法对光刻过程中的衍射干涉做了仿真分析;并用karl suss MA6光刻机实现了基于掩模的干涉光刻实验,通过增加滤光片得到相干光源,增强光刻过程的衍射,形成衍射干涉,掩模版透光区域和部分不透光区域下方的光刻胶得到曝光,利用微米尺度的光栅图形,在光刻胶上产生亚微米的光栅;最后利用干法刻蚀工艺,在硅基底上加工出亚微米尺度光栅。     

高精度图形曝光机及其在大规模集成电路上的应用

微细图形加工技术是获得集成电路高度集成化的基本条件,其中将图形对准光刻,即所谓的直线对准器作用很大。接触曝光方法由于图形的复印精度高而且设备价廉的原因,在历来的 IC 制作上得到广泛地采用。然而,从 IC 发展到大规模集成电路,随着高度集成化和图形精度进一步的提高,就出现了许多的问题。首先是片子与掩模贴紧而产生的损伤,导致掩模的磨损及成品率下降,集成度越高,问题越大。其次的问题是对准精度不高。对准时,由于片子与掩模必须距离20微米,不能同时清楚地观察到两者,为了进行曝光贴紧时就产生横向误差。另外,由于片子凹凸不平以及灰尘的影响,要获得     

掩模自动检查系统提高了大规模集成电路的成品率、性能和可靠性

在日本,大规模集成电路光刻掩模的缺陷自动检查,现已成为不可缺少的事了。掩模缺陷自动检查设备是四前年投入实际使用的,它的迅速普及已使人们能用到优质的光刻掩模。进而,这又大大提高了大规模集成电路的性能,可靠性和生产成品率。近来,用常规光刻掩模制造高集成度集成电路——超大规模集成电路的可能性也终于得到证实。     

半导体装置中的精密定位机构

<正> 近年来,随着大规模集成电路集成度的不断提高,其图形更加微细化。目前,已经达到0.5微米或0.5微米以下。在制造这种大规模集成电路的过程中,特别在光刻工艺的光刻设备内和检测过程的测试装置中,高精度的定位机构起着重要的作用。 例如,在形成微细图形时,广泛使用的缩小式投影光刻机和电子束光刻机中,承放硅晶片并移动的xy工作台的定位精度就决定着光刻图形的位置精度。 另外,在x射线光刻机中,光刻图形的位置精度也由定位机构的机械精度来确定。 为了高精度地形成大规模集成电路的图     

空间滤波技术应用于光掩模缺陷的检查

一、前言 光掩模的图形质量对LSI的电路性能和成品率影响很大。根据经典统计分布原理,可推得随机缺陷密度与IC成品率的关系是: Y=multiply from l=1 to(1/(1 D_lq_lA))(1) 式中:D_l——第l块掩模上的平均缺陷密度; A——IC单元电路芯片面积; l——光刻次数; q_l——缺陷的置命度。 根据式(1)可得到图1所示的曲线,这组曲线     

高精度光刻机及其在大规模集成电路上的应用

微细图形加工技术是集成电路向高集成化发展的关键,其中图形曝光对准是很主要的。由于接触式光刻机的精度高、设备造价低,所以在集成电路制造中被广泛采用。但是,随着大规模集成电路不断向高集成化、微细化发展又出现了各种问题。第一是由于掩模和片子接触会产生伤痕。这样会引起掩模量消耗量大及成品率降低的问题,随着集成度的增大问题就愈来愈突出。其次是对准精度不高。这是因为对准时掩模和片子必须离开20微米左右,无法对二者同时清晰观     

大规模集成电路制作中的光刻技术——紫外线曝光和电子束曝光

本文从实用于大规模集成电路制备的观点出发,对紫外线光刻和电子束光刻图形制作工艺中的问题进行了综述。在紫外线光刻方面,对接触曝光和投影曝光的对比、图形对准精度和正性胶图形的缺陷进行了讨论;对电子束曝光亦进行了讨论,这里包括扫描电子束曝光系统的稳定性、绘图精度、电子束光刻胶特性及其在有掩模制备和芯片直接曝光方面的应用等问题。     

索尼公司开发成功用于0.18μm工艺的光刻技术

据《国际半导体》杂志（英文）1995年第8期报道，索尼公司已开发成功一种能用于0．18μml艺的光刻技术。在最近几年，为了大规模高密度单芯片器件和ASIC生产的需要，各种数字和多功能的设备大大增强。这就引起光刻技术向缩短爆光波长，即光源从目前的i线向KrF激光的转变。与此同时，也在用斜掩模照射光和相移技术来改善微细光刻的精度。然而，常规的斜照射光方法照在掩模版上可以增加微细图形的焦深。这意味着对低密度图形的曝光是不充分的。另一方面，一种不用斜照射光但结合了分布照射光和相移掩模的技术，需在目标掩模图形的相邻点建…     

光刻掩模的静电放电损伤及其防护

半导体集成电路制造中,光刻工艺是整个制造过程中的核心技术.而光刻掩模(Reticle,Photomask)则为光刻技术中的最为关键的部件.随着半导体生产技术的不断提升,光刻掩模对静电放电敏感度也越来越高,如何防护光刻掩模避免遭受静电放电的损坏,已成为目前半导体集成电路制造中的一项挑战.     

集成电路制造技术展望

简要论述了集成电路的发展和特大规模集成电路中部份硅生产工艺技术近几年的发展趋势。特大规模集成电路仍然朝着较大直径的硅单片和较小的特征尺寸方向发展。当特大规模集成电路特征尺寸在0.1μm以下时，角度限制散射投影电子束光刻和极紫外线光刻以及离子投影光刻等光刻技术是较佳侯选者。离子注入掺杂技术将向高能量与低量离子注入领域发展。淀积可靠耐用的TiN薄膜阻挡层是下一步溅射工艺的发展目标。集成电路的生产将向自动化方向发展。     

微细图形的微小尺寸测量

本文叙述关于用光学法自动测量集成电路和大规模集成电路用的掩模或基片上所形成的微细图形尺寸的方法.图1是利用放大的光学象测量掩模图形线宽方法之一例.掩模置于可沿x-y方向定位的工件台上,由透射光照明,要测的图形,经过显微镜光学系统放大成象,在成象面上,沿着图形线宽的测量方向放     

基于光刻系统的精义增强技术

随着集成电路特征线宽的不断减小，当前的光刻系统中光的衍射和干涉等问题严重地影响了掩模图形的曝光准确性，而要解决这种问题的关键是采用RET(精度增强技术，Resolution Enhanced Technology)。本文对现有的RET方法从系统的角度进行了总结。从一个光刻系统的图形出发，介绍了目前与之相关的RET方法并对RET的发展前景作了展望。     

超大规模集成电路微细加工技术的新局面 光刻法的极限是0.6微米吗?

用光制作集成电路图形,也就是光刻,从光的性质来看,可以说存在着本质上的极限。目前光刻作为可靠性最高的技术应用在大规模集成电路的研制中,并将得到进一步地发展。现在批量生产的全属氧化物大规模集成电路(MOS LSI)光刻工艺为6微米,但以4—5微米为标准的大规模集成电路的生产也进入了成批生产阶段,以2—3微米为目标的大规模集成电路的批量生产也将为期不远。     

用抗粘附表面转换技术来减少光刻图形缺陷

在对接触式光刻工艺进行了详尽评价之后,我们断定出光致抗蚀剂粘附到掩模版表面上是产生图形缺陷的主要原因,并研究出了一种预防性措施——抗粘附表面转换法(SURCAS),采用此种方法可使缺陷密度减少到常规接触光刻图形缺陷密度的四分之一。这种技术为改进目前大规模集成电路的生产开辟出了新的途径,而且在不久的将来还可用于线宽小至1微米的超微细图形光刻中。     

Nd:YAG激光器用于半导体加工

掩模是混合和集成电路制作时最基本过程。通常,掩模加工过程是材料淀积、扩散或腐蚀。由于在制作单个电路和连线时,这样的加工过程要进行几次。制作掩模的标准方法是采用计算机辅助设计(CAD)台进行图形设计和布线。然后,CAD台的图形数据馈入到绘图器内,产生大规模的掩模图形。这些图形用照相的方法缩小,并把它转送到玻璃基片上。这个过程包含若干阶段,其中中间胶片的处理就要几周。Texas A&W大学的研究人员已取消了中间照相阶段,其中把CAD台与激光微调系统接口。结果是在几小时内得到1:1厚膜或10:1薄膜的光掩模产品。     

一种用于集成电路的新的掩模

美帝贝尔实验室正在研制用于制作集成电路的实验性透明(Se—through)光掩模,据称它兼有通用光掩模所达不到的耐久性和精确度。同时,它比铬或乳胶掩模有更好的抗蚀性。这种新的金属—氧化物掩模既具有一般透明乳胶掩模的透明和易于对准的特性,又具有铬掩模的耐久性。同时,它解决了乳胶掩模的不耐用问题和铬掩模的不透明和针孔问题。贝     

C_2HCl_3氧化工艺总结

一、前言当前,随着硅平面器件和大规模集成电路的不断深入和发展,对SiO_2保护膜的质量提出更高的要求。如:CCD 和 MOS 电路都要求有低的表面态密度,以获得高的传输效率和低的阈值电压及稳定性