分组频率Golomb码测试数据压缩研究

提出了一种称为分组频率Golomb码的测试数据压缩方法。方案针对测试集中游程长度分布的不均匀性,重新构建Golomb码的前缀码,用短码字来编码包含游程长度多的分组。同时,在差分过程中,通过给无关位合理赋值来减少测试集中“1”的个数,从而减少了游程的数目。实验结果表明,建议方案能有效提高Golomb码的压缩率。     

混合定变长码的测试数据压缩方案

文章提出了一种混合定变长码的测试数据压缩方案,该方案可以有效压缩芯片测试数据量.此压缩方案将代码字拆分为固定长度的首部和可变长度的尾部两部分.首部固定使解压过程简单,硬件开销小,尾部可变使编码灵活.同时采用了将尾部最高位隐藏的方法来进一步提高压缩率,还使用了特殊的计数器来进一步简单化解压电路.对ISCAS 89部分标准电路的实验结果显示,文中提出的方案在压缩效率和解压结构方面都明显优于同类压缩方法,如Golomb码、FDR码、VIHC码、v9C码等.     

一种共游程码的测试数据压缩方案

提出了一种新的基于游程编码的测试数据压缩/解压缩的算法:共游程码(SRLCS)编码,它在使用较短的代码字来代替较长的游程的传统游程编码基础上,进一步充分利用了相邻游程之间的相关性,使用一位来代替与前一游程相同的整个后一游程,这样整个后一游程可以用一位来表示,达到从多位到一位的转换,进一步压缩了测试数据.由于测试数据中存在大量的无关位,对无关位适当的赋值,可以增加连续游程长度相同的概率,提出了一种针对共游程码的无关位填充算法.理论分析和实验结果证明该方案具有高数据压缩率、硬件实现简单等特点.     

基于连续及非连续块编码的测试数据压缩方法

提出了一种新的基于连续及非连续长度块编码的测试数据压缩方法,该方案从提高码字利用率的目的出发,利用定长的二进制码字表示连续长度块的长度信息,同时,将连续位长度不足的序列按一定的策略划为非连续块,并且不对其进行编码,故有效地避免了用长码字替换短游程序列的情况。该方案的编码规则减少了使用前、后缀形式编码的复杂性,所以其编码及解码过程简单,同时具有简单的通讯协议。对ISCAS-89标准电路Mintest集的压缩结果表明,提出的方案较FDR码和Golomb码都具有更好的压缩效率。     

基于交替与连续长度码的有效测试数据压缩和解压

提出了新一类的变-变长度压缩码，称之为交替与连续长度码，该文在测试序列中直接编码连续的“0”和“1”以及交替变化位的长度，压缩一个预先计算的测试集，无需像其它文章中受限制仅仅编码连续的“0”，这种交替与连续长度码由两部分组成，即交替和连续部分，它的解压体系结构是一个简单的有限状态机并且不需要一个分离的循环扫描移位寄存器，试验结果显示，这种编码能够有效地压缩测试数据，并且更优于Golomb和FDR码对输入数据流中的变化压缩。     

组扩展编码在测试数据压缩中的应用

为了减少SoC芯片的测试数据,提出了一种基于组扩展编码的测试数据压缩方案。该方案采用变长到变长的编码方式对任意长度的0游程和1游程编码,代码字由标记位、前缀和尾部组成。组扩展码将每组的容量扩大了一倍,能有效压缩芯片测试数据量。理论分析和实验结果表明组扩展编码能取得很好的压缩效果,而且能够更好地适应于不同的测试电路。     

利用整数存储无理数的测试数据编码压缩方法

针对集成电路测试过程中自动测试设备需要传输大量测试数据到被测芯片,浪费了大量的测试数据传输时间,不能降低芯片测试成本的情况,提出一种整数存储无理数的测试数据编码压缩方法.首先将测试数据按游程长度划分,默认第1个游程长度为小数的个位,其他游程长度依次为小数的小数位,将测试数据转换成小数;然后提出用二分查找无理数的方法,将该小数转化成可以整数表示的无理数;最后存储无理数对应的整数表示m,l,k.该方法采取传输测试数据规律而不是测试数据本身的方法,理论上可以将整个测试集的存储转化成对单个或若干个无理数对应整数表示的存储.对部分ISCAS89标准电路中规模较大的时序电路进行实验,结果表明,在同样实验环境下,其压缩效果方面优于Golomb码、FDR码、EFDR码、MFVRCVB码等成熟的编码方法.     

基于折叠方法的数据压缩方法实现

该文提出了一种基于折叠关系压缩方案,该方案是利用折叠技术,将SOC芯片中芯核的测试数据整体进行折叠关系的判断,并且能够根据是否存在折叠关系把原测试数据分为两段,在此基础之上并分别对有折叠关系的测试数据进行折叠压缩,对没有折叠关系的测试数据使用相容压缩。目前,减少测试应用时间和测试数据容量是测试领域的努力方向。该文提出的这种方法可以有效的减少存储容量和降低测试时间从而有效的降低了测试成本。与类似的纯编码压缩方法相比,如:Golomb码,统计码,基于字典的编码等压缩方法,其压缩效果更为显著。     

基于部分向量复用和变游程编码的二级SoC测试压缩

提出了一种适用于基于核的SoC测试数据压缩的新方法,先将不同待测核对应的测试集中的测试向量部分重叠起来,形成一个重叠向量,对这个重叠向量进行变游程编码,以进一步压缩测试向量。由于测试应用时间与重叠向量的长度成正比,而重叠向量的长度要远小于原始测试向量的长度总和,从而减少了测试时间。变游程编码最大化了压缩效率。实验结果表明,本方法在减少测试应用时间,提高数据压缩率方面的优势是显著的。     

文本二值图象压缩编码的等长编码方法

本文提出了一种新的图象压缩编码方法。该方法具有以下特点:(1)以游程长度编码,各码码长相等,均为8bit;(3)码字覆盖的最大游程长度为2048;(3)由于按字节存取,编码解码很方便;(4)特别适合于文本图象的编码压缩,对一般的文本图象压缩比为1∶8;(5)通讯中遇到干扰时可恢复图象,亦即比 Huffman 编码有很强的抗干扰性能,与 Huffman 编码的压缩比大约为1∶0.8;这种编码方法具有一定的实用价值。本文的压缩编码方法为无失真编码。     

基于部分测试向量切分的LFSR重新播种方法

提出一种测试码压缩方法,首先切分测试集中含确定位较多的难以编码的测试向量,然后与未被切分的测试向量共同组成新的测试集,并将新测试集编码成线性反馈移位寄存器(LFSR)种子,从而实现测试数据压缩.该方法提高了LFSR的编码效率,取得了稍优于混合码的压缩率.与混合码复杂的解压结构相比,在硬件开销上具有明显的优势,仅需一个LFSR和简单的控制电路,且通信协议简单.     

A scheme of test data compression based on coding of even bits marking and selective output inversion

A new scheme of test data compression/decompression, namely coding of even bits marking and selective output inversion, is presented. It first uses a special kind of codewords, odd bits of which are used to represent the length of runs and even bits of which are used to represent whether the codewords finish. The characteristic of the codewords make the structure of decompressor simple. It then introduces a structure of selective output inversion to increase the probability of 0s. This scheme can obtain a better compression ratio than some already known schemes, but it only needs a very low hardware overhead. The performance of the scheme is experimentally confirmed on the larger examples of the ISCAS89 benchmark circuits.     

应用扩展前缀编码的测试数据压缩方案

提出一种扩展前缀编码的测试数据压缩方案,采用变长到变长的编码方式对任意长度的0游程和1游程编码,代码字由前缀和尾部组成,用扩展的前缀表明编码的游程类型;不引入额外的标记位,并能有效地压缩芯片测试数据量.理论分析和实验结果表明:扩展前缀编码能取得比FDR编码更高的压缩率,能够更好地适应于多样的编码对象.解压时使用一种特殊的计数器简化控制电路,解码电路硬件开销小且较易实现.     

基于三态信号的改进游程编码压缩方法

为提高集成电路测试效率,提出一种结合三态信号的改进游程编码压缩方法。先对原始测试集进行部分输入精简处理并填充测试集的无关位,再对经过预处理的测试集根据游程长度进行变长分段处理找出最优段长。按照游程长度的出现频率对最优段长下的参考位设置编码表进行编码压缩,使用三态信号编码标志位并将编码压缩后的测试集存入自动测试设备（ATE）,最终通过设计解压电路对ATE中存储的压缩数据进行无损解压。实验结果表明,在硬件开销未明显增加的情况下,该方法的测试数据平均压缩率达到74.39%,优于同类压缩方法。     

An enhanced one-dimensional SPIHT algorithm and its implementation for TV systems

In general, to achieve high compression efficiency, a 2D image or a 2D block is used as the compression unit. However, 2D compression requires a large memory size and long latency when input data are received in a raster scan order that is common in existing TV systems. To address this problem, a 1D compression algorithm that uses a 1D block as the compression unit is proposed. 1D set partitioning in hierarchical trees (SPIHT) is an effective compression algorithm that fits the encoded bit length to the target bit length precisely. However, the 1D SPIHT can have low compression efficiency because 1D discrete wavelet transform (DWT) cannot make use of the redundancy in the vertical direction. This paper proposes two schemes for improving compression efficiency in the 1D SPIHT. First, a hybrid coding scheme that uses different coding algorithms for the low and high frequency bands is proposed. For the low-pass band, a differential pulse code modulation–variable length coding (DPCM–VLC) is adopted, whereas a 1D SPIHT is used for the high-pass band. Second, a scheme that determines the target bit length of each block by using spatial correlation with a minimal increase in complexity is proposed. Experimental results show that the proposed algorithm improves the average peak signal to noise ratio (PSNR) by 2.97 dB compared with the conventional 1D SPIHT algorithm. With the hardware implementation, the throughputs of both encoder and decoder designs are 6.15 Gbps, and gate counts of encoder and decoder designs are 42.8 K and 57.7 K, respectively.     

一种分形彩色图像压缩编码方法

在分析彩色图像色彩三分量r,g,b的相关性和分形四叉树编码层次信息冗余性的基础上,提出了一种分形彩色图像压缩编码方法.它将图像的3个独立的颜色分量按某种方式组合成1个来搜索匹配块,从而将需要存储和搜索的3个颜色分量匹配块(SFC方法)减少为1个,并且对四叉树层次信息进行压缩.此外,采用不同的组合,得到了几个图像压缩比和解码质量相近的编码方法,其中使用亮度分量的方法比使用其他方法速度更快.实验结果表明,它优于SFC方法及标准JPEG方法,不失为一种好的分形彩色图像压缩方法.     

网格的渐进几何压缩

提出一种渐进几何压缩算法.通过对简化算法的改进,网格模型由基网格及多组顶点分裂操作序列表达.当从一层网格向下一层精网格细化时,该组顶点分裂操作序列中的分裂操作顺序是任意的.因此,改进的渐进网格表示可改变每组顶点分裂操作的排序,实现高效率编码.设计了Laplacian几何预测器,通过相邻顶点来预测新增顶点位置,并对位置校正值进行量化及Huffman编码.实验结果表明,该算法可获得高压缩比,适合几何模型的网络渐进传输.     

Hybrid encoding for test data compression

Main disputes of digital integrated circuits testing are increasing test data volume and test power. The proposed encoding schemes are a combination of nine coded and selective pattern compression, Alternate Variable Run length code to reduce test data volume. The test cubes are divided into multiples of 8, 16, 32, and 64 blocks to upsurge the relationship among the successive test patterns which offers enriched test data reduction. The test data blocks are encoded with two methods in order to reduce test data volume. In the first method, the test sets are encoded using nine coded with selective pattern coding to expand the test data density. In the second method, the test sets are encoded using nine coded with Alternate variable run length laterally with selective pattern coding to improve the test data compression. Investigational results show that the proposed first and second approaches offer a maximum of 76% and 83% of compression ratio respectively for ISCAS’89 benchmark circuits.