基于FPGA的GF(2~m)域求逆算法的设计研究

有限域GF(2m)上的椭圆曲线密码体制以其密钥短、安全强度高的优点获得了广泛的重视和应用,该密码体制域运算中最费时的运算是有限域上的求逆运算。论文提出一种基于多项式基乘法和平方的FPGA快速求逆设计方法,并给出了面积与速度的比较分析。     

有限域GF(2~m)上基于基转换的正规基快速求逆方案

有限域GF(2m)在椭圆曲线密码体制中有着非常重要的应用,密码体制的整体效率大部分取决于GF(2m)上的运算效率。该文给出了有限域GF(2m)上使用正规基表示时的一种快速求逆方案,该方案基于基转换技术,更改运算元素的表示基,采用多项式基的AI求逆算法进行运算。实验表明,此方案比普通的正规基求逆算法更加快速。     

GF(2~m)域上通用可配置乘法器的设计与实现

提出了一种应用于椭圆曲线密码体制中的有限域乘法器结构,基于已有的digit-serial结构乘法器,利用局部并行的bit-parallel结构,有效地省去了模约简电路,使得乘法器适用于任意不可约多项式;通过使用数据接口控制输入数据的格式并内嵌大尺寸乘法器,可以配置有限域乘法器的结构,用以实现基于多项式基的有限域乘法运算。该结构可以有效满足椭圆曲线密码体制的不同安全需求。     

一种基于环Zn上圆锥曲线的双难题公钥密码体制

提出了一种圆锥曲线上的基于大整数分解困难与圆锥曲线上的离散对数困难问题的密码体制,是对有限域上双密钥公开加密体制在圆锥曲线上的模拟.在环Zn上的圆锥曲线上的密码体制较原密码体制有更好的安全性,同时在圆锥曲线上具有明文嵌入方便,求逆元速度快,元素阶的计算及曲线上点的运算都比较容易等优点,因此更易于实现.在引进标准二进制计...     

GF(2~m)上椭圆曲线密码协处理器的快速实现

在分析椭圆曲线密码体制的基础上,给出了椭圆曲线密码体制基本运算单元的硬件设计方案,基于FPGA实现了一种GF(2m)上椭圆曲线密码协处理器.采用双端口RAM技术完成了协处理器与微控制器的挂接,并且根据微控制器不同的指令调度,协处理器能够完成椭圆曲线密码体制5种基本运算操作.实现结果表明,该协处理器能够适应160≤m≤400范围内任意有限域的选取,能较好地满足数字签名和数据加解密中的应用要求.     

无移位操作的快速comb乘法算法

有限域GF(2n)上乘法运算是影响GF(2n)上椭圆曲线密码实现效率的关键运算之一.基于窗口技术的comb乘法算法,被认为是目前有限域GF(2n)上乘法运算最快的算法之一.但是,它仍然使用了移位操作,而移位操作恰好又是域GF(2n)乘法运算中很耗时的操作.提出并实现了一种新的基于窗口技术的快速comb乘法算法,该算法避免了移位操作,且不增加异或运算次数.理论分析和实验结果表明,新算法有很好的实现效率,适合于有限域GF(2n)上椭圆曲线密码算法的软件实现.     

椭圆曲线密码体制的安全性分析

分析了椭圆曲线密码体制的安全性基础以及常见的攻击方法.考虑到目前还没有有效的方法可以求解有限域上阶中含有大素因子的非超奇异椭圆曲线的离散对数问题,指出高安全性的椭圆曲线密码体制可以靠选择有限域上高安全性的椭圆曲线来获得.给出了适于构建密码体制的椭圆曲线的构造方法.     

一种通用GF(2~m)模乘加速器的快速实现

在椭圆曲线密码体制(ECC)中,有限域GF(2m)上模乘运算是最基本的运算,加速模乘运算是提高ECC算法性能的关键。针对不同不可约多项式广泛应用的现状,提出了一种通用GF(2m)模乘加速器设计方案。该加速器通过指令调度的方式,能快捷地完成有限域上模乘运算。实现结果表明,该设计完全适用于智能卡等应用要求。     

基于分治算法的ECC乘法器结构及实现

针对椭圆曲线密码体制中的有限域乘法运算,讨论基本的串行结构、并行结构以及串并混合结构乘法器的硬件实现及存在的缺陷,提出一种改进的乘法器结构。该结构利用分治算法,通过低位宽乘法运算级联,降低运算复杂度,减少所需的时钟数。FPGA实验结果证明新结构在相同频率下有更小的面积和时间乘积。GF（2^233）域上椭圆曲线点乘采用此结构一次计算仅需0．811ms,满足椭圆曲线密码体制的应用要求。     

椭圆曲线上点的数乘的一种固定窗口算法

椭圆曲线密码体制是公钥密码体制研究的热点。计算椭圆曲线上点的数乘是椭圆曲线密码算法的基础。固定窗口算法利用大整数s的2^u进制表示和适量的预计算,减少椭圆曲线上点的加法运算,从而加快椭圆曲线上点的数乘的运算速度。介绍了利用混合坐标思想,减少有限域上求逆运算的次数,对固定窗口算法进行局部优化的方法。最后给出了固定窗口算法的复杂性分析,并讨论了窗口宽度的最佳选取。     

有限域上乘法运算快速实现的设计

提出了一种基于对数移位结构实现GF(2^m)上乘法运算的设计方法。在对有限域乘法进行分析及对对数移位结构进行介绍的基础上，对乘法实现进行了详细阐述。该设计方法可以在一个时钟内完成有限域乘法，其运算速度优势非常明显。     

基于数据分散编码存储的门限方案分析研究

针对数据分散编码存储体系中的(m,n)门限方案进行研究.在分析编码存储有限域运算特点的基础上,求得有限域GF(2)及其扩域GF(2k)上的门限方案n值理论上限,设计并证明了一种能够接近门限方案n值上限的编码存储向量构造方法.通过实验数据分析不同门限方案的编码开销,表明对于各种门限方案设计情况,采用编码有限域GF(216)总能够实现相对较优的应用适用性.     

Low-Complexity Bit-Parallel Multiplier over GF(2$^m$) Using Dual Basis Representation

Recently, cryptographic applications based on finite fields have attracted much attention. The most demanding finite field arithmetic operation is multiplication. This investigation proposes a new multiplication algorithm over GF（2^m） using the dual basis representation. Based on the proposed algorithm, a parallel-in parallel-out systolic multiplier is presented, The architecture is optimized in order to minimize the silicon covered area （transistor count）. The experimental results reveal that the proposed bit-parallel multiplier saves about 65% space complexity and 33% time complexity as compared to the traditional multipliers for a general polynomial and dual basis of GF（2^m）.     

一种伪流水线型椭圆曲线双标量乘法的FPGA实现与验证

一些重要的椭圆曲线密码算法需要计算两个输入无关的椭圆曲线标量乘法,以缩短这些算法的计算时间为目的,提出了一种伪流水线型椭圆曲线双标量乘法VLSI体系结构.并对该结构在GF(2163)上对进行FPGA实现与验证.针对此结构还设计了一种字长为w的伪流水线型字串行GF(2m)乘法器.结果显示,该系统可以在较高的时钟频率下使用约4[-m/w]-(m-1)个时钟周期数完成输入无关的双椭圆曲线标量乘法计算.和近期其他文献的结果比较,这种VLSI结构计算双椭圆曲线标量乘法使用时钟周期数最少,性能最高.     

可伸缩双有限域模加减器的研究与实现

在改进通用模加减算法的基础上,实现一种结构优化的模加减器。采用基于字的模加减法统一硬件架构,使该设计具有良好的可扩展性,可以完成素数有限域GF(p)和二进制有限域GF(2m)上任意长度操作数的模加减法运算。该设计引入流水线结构,使其工作效率提高50%~80%,可以应用于各种高性能的椭圆曲线密码协处理器设计中。     

对称密码中复合域乘法运算可重构设计研究

复合域乘法运算是对称密码算法中的基本运算和重要模块,因操作复杂且计算时间长,其实现性能在很大程度上制约着对称密码算法的运算速度。文章研究了对称密码算法中的复合域乘法运算特点及实现原理,设计了以GF（28）为基域,扩展到GF（（28 ）h（k=1,2,3,4）域上的复合域乘法可重构架构,通过配置能够灵活高效地实现GF（2 8）、GF（（2H）2）、GF（2 8）3、CF（（28）4）域上的有限域乘法操作。同时结合处理器的指令设计方法,设计了通用的复合域乘法操作及配置指令,能够极大的提高对称密码算法中复合域乘法运算的处理效率。最后文章对复合域乘法可重构架构进行了模拟与验证,在0．18μmCMOS工艺标准单元库下进行逻辑综合以及布局布线,并对综合结果进行了性能评估。结果表明,文章提出的复合域乘法可重构架构及相应的专用指令,在灵活性的前提下提供了较高的执行效率,具有较高的实用价值。     

一种基于复合域的ECC的快速乘法器

基于有限域上椭圆曲线公开密匙协议的离散对数计算算法正日益成为热点,而有限域上的计算尤其是乘法计算极大地影响其加/解密速度。基于ECC中有限域乘法的重要性,该文给出了一种复合域GF((2m1)m2)上的快速乘法器。该乘法器采用并行计算和串行计算相结合的原则,增加少量硬件规模将一次有限域乘法的计算速度由原来的m=m2m1个时钟周期降低到m2个时钟周期,从而极大地提高了乘法器的计算速度。