面向代码重用攻击检测的安全调试架构研究与设计

为了在不修改处理器结构的基础上检测代码重用攻击,提出面向代码重用攻击检测的安全调试架构。针对通用基础调试结构可利用的调试信号,设计总线跟踪模块,为执行内存访问控制提供接口。研究基于性能计数器的函数级代码重用攻击检测方法,增加跟踪检测微控制单元,使安全调试架构与性能计数器配合工作,在不插桩的前提下完成检测。实验结果表明,安全调试架构传输延时小,资源消耗少,能够有效检测代码重用攻击。     

基于反馈控制的嵌入式实时系统调度算法设计

针对嵌入式实时系统在系统负载模型不确定的情况下系统的实时任务错过率过高以及调度稳定性差的问题,提出了一个基于反馈控制的调度模型.该模型主要由改进的多级队列调度器和3个控制器(准入控制器、执行等级控制器、比例积分微分(PID)控制器)组成.任务的错过率偏差反馈到PID控制器,产生相应的调整量并作用于其他两个控制器,对实时任务的执行等级进行调整, 经过调整的任务被调度器调度执行.在对模型中每个部件进行了一些结构调整和改进设计之后,将该调度模型应用于嵌入式可配置操作系统(eCos)中.实验结果表明,该模型降低了任务的时限错过率,同时解决了系统频频超载的问题.     

在系统可编程器件的输入信号处理技术

文章通过研究Lattice公司的ispLSI系列器件的内部结构 ,讨论了在系统可编程器件的输入信号处理方法 ,给出了几种常用的信号处理电路。     

IBPU:一种面向通用处理器架构的比特置换功能单元

本文利用Inverse Butterfly网络拓扑结构的自路由特性,并结合分治策略,提出了一种能够硬件高速实现任意比特置的换选路算法.利用该算法能够在O（lgN）条指令内完成N-bit任意静态置换操作,在O（lg²N）条指令内完成N-bit任意动态置换操作.在此基础上,本文构造了一种新型比特置换单元-Permutation Unit based on Inverse Butterfly,IBPU.并将它在SMIC 65nm工艺下进行了逻辑综合,结果表明：与以往研究成果相比,本文提出的IBPU资源消耗降低了约32%,延迟降低了近30%.当完成静态置换操作时,其功能单元所消耗的代价最小,不超过以往设计的60%;当完成动态置换操作时,虽然消耗的代价较大,但其随置换位宽N的增加涨幅较小,因此具有较高的稳定性,其综合性能优势明显.     

面向分组密码的可重构异构多核并行处理架构

现有的可重构分组密码实现结构中,专用指令处理器吞吐率不高,阵列结构资源利用率低、算法映射过程复杂.为此,设计了分组密码可重构异构多核并行处理架构RAMCA（Reconfigurable Asymmetrical Multi-Core Architecture）,分析了典型SP（AES-128）、Feistel（SMS4）、L-M（IDEA）及MISTY（KASUMI）结构算法在RAMCA上的映射过程.在65nm CMOS工艺下完成了逻辑综合和功能仿真.实验表明,RAMCA工作频率可达到1GHz,面积约为1.13mm²,消除工艺影响后,对各分组密码算法的运算速度均高于现有专用指令处理器以及Celator、RCPA和BCORE等阵列结构密码处理系统.     

人物合一的身份认证方法--一种基于指纹和USB Key的网络用户身份认证机制

本文将成熟的指纹识别技术、USB接口技术和密码技术紧密结合,提出了一种基于指纹和USB Key的身份认证机制,实现了“人物合一”的认证方法,很好地解决了计算机网络安全系统的身份认证问题,并且具有很强的可靠性和安全性。     

一种基于FPGA的可重构密码芯片的设计与实现

介绍了SHA-1、SHA224及SHA256三种安全杂凑算法的基本流程,采用可重构体系结构的设计思想和方法设计出一款可实现这三种算法的可重构密码芯片,并对关键路径进行了优化设计。最后给出了基于Altera公司的Cyclone系列FPGA的可重构密码芯片的实现结果。     

可伸缩双域Montgomery乘法器的优化设计与实现

模乘运算是公钥密码算法中的关键运算,本文基于全字运算的Montgomery模乘算法,设计了具有可伸缩硬件结构的模乘器。该模乘器可以基于固定的数据路径宽度对任意长度的数据进行运算,并且能够支持两个有限域上的运算。最后用Verilog硬件描述语言对该乘法器的硬件结构进行代码设计,并用Synopsys公司的Design Complier在Artisan SIMC 0.18μm typical工艺库下综合。实验结果表明,相对于其他模乘器设计,本文设计具有较高的时钟频率,并且由于大大减少了运算所需的时钟周期数,模乘运算速度较快。     

异步128位AES算法的硬件设计

基于四相握手协议设计异步流水线,实现单轮运算内流水操作,设计轮运算启动模块和异步控制信号生成模块,满足算法多轮运算的需要。在子密钥生成模块、字节替代模块和列混合模块使用复用技术,降低了对硬件的需求。在COMS0.18μm工艺下进行综合、布局布线和仿真,与采用同样数据路径设计方法的同步电路相比,吞吐率提高了12.5%。     

面向分组密码的NCL电路处理模型

根据分组密码操作方式的特点,提出一种面向分组密码处理的NCL电路模型。采用双异步流水线并行工作方式、线性握手和非线性握手混合的握手方式以及基于NCL闭环流水线的控制方式,将AES算法在该模型上进行映射,使用异步电路综合工具Balsa在1 µm工艺下进行综合和仿真,结果证明该模型有效。