具有冗余设计的铜互连线电迁移可靠性评估

铜互连的电迁移可靠性与晶粒结构、几何结构、制造工艺以及介质材料等因素有着密切的关系。分别试制了末端有一定延伸的互连线冗余结构设计的样品,以及无冗余结构的互连线样品,并对样品进行了失效加速测试。测试结果显示,采用冗余结构设计的互连线失效时间更长,具有更好的抗电迁移可靠性。对冗余结构的失效模式进行了讨论,并结合互连线的制造工艺,指出采用冗余结构设计的互连线可以在有效改善互连线的电迁移特性,而且不会引入其他影响可靠性的因素,是一种有效提高铜互连电迁移可靠性的方法。     

集成电路可靠性电迁移评估技术

随着VLSI集成度的提高,金属化互连线的几何尺寸亦不断缩小,电迁移成为更为严重的可靠性问题,电迁移评估技术也越来越多.本文全面地总结了各种电迁移评估技术.     

VLSI互连线系统中的低介电常数材料与工艺研究

阐述了超大规模集成电路 ( VLSI)特征尺寸的减小及互连线层数增加引起的互连线电容增加的问题。具体总结了为提高 VLSI的速度而采用的低介电常数材料及其制备工艺 ,对在连线间形成空气间隙来降低线间电容的方法也进行了介绍。最后 ,展望了低介电常数材料在 VL SI互连线系统中的应用前景。     

集成电路互连引线电迁移的研究进展

随着大规模集成电路的不断发展,电迁移引起的集成电路可靠性问题日益凸现.本文介绍了电迁移的基本理论,综述了集成电路互连引线电迁移的研究进展.研究表明,互连引线的尺寸、形状和微观组织结构对电迁移有重要影响;温度、电流密度、应力梯度、合金元素及工作电流模式等也对电迁移寿命有重要影响.同时指出了电迁移研究亟待解决的问题.     

铜互连线静水应力的有限元模拟

本文根据工业上使用的铜大马士革互连线尺寸建立了三维有限元模型,模拟计算了铜大马士革互连线中对应力诱导形成空洞很关键的静水应力分布,对比分析了不同低k介质、阻挡层材料和互连线深宽比对静水应力的影响。研究结果表明,静水应力受k介质、阻挡层材料和互连线深宽比影响很大,静水应力在铜大马士革互连线中分布不均匀且最大应力出现在互连线表面。     

铜互连可靠性分析

在简要的对铜互连和铝互连进行了比较后,本文从材料特性和集成工艺两方面讨论了铜互连和铝互连对可靠性的不同影响,并详细的分析了一个关键的可靠性失效机理:电迁移(包括通孔损耗和连线损耗).最后讨论了影响铜电迁移的一些工艺要素,如通孔、阻挡层和覆盖层.     

铜互连电迁移失效的研究与进展

Cu/低k互连的电迁移失效与互连材料、工艺、结构和测试条件都有着密切的联系。论述了近年来铜互连电迁移可靠性的研究进展,讨论了电迁移的基本原理、失效现象及其相关机制和微效应以及主导失效的机制——界面扩散等,同时探讨了改善铜互连电迁移性能的各种方法,主要有铜合金、增加金属覆盖层及等离子体表面处理等方法,并指出了Cu互连电迁移可靠性研究有待解决的问题。     

ULSI中Cu互连线的显微结构及可靠性

观察了ULSI中大马士革结构的Cu互连线的晶粒生长和晶体学取向.分析了线宽及退火对Cu互连线显微结构及电徙动的影响.Cu互连线的晶粒尺寸随着线宽的变窄而减小.与平坦Cu膜相比,Cu互连线形成微小的晶粒和较弱的 (111) 织构.300℃、30min退火促使Cu互连线的晶粒长大、(111) 织构发展,从而提高了Cu互连线抗电徙动的能力.结果表明,Cu的扩散涉及晶界扩散与界面扩散,而对于较窄线宽的Cu互连线,界面扩散成为Cu互连线电徙动失效的主要扩散途径.     

双大马士革工艺的发展及挑战

随着CMOS晶体管尺寸不断缩小到次微米级,正如摩尔定律的预测,在高效率、高密度集成电路中的晶体管数量上升到几千万个。这些数量庞大的有源元件的信号集成需要多达八层的高密度金属连线,然而这些金属互连线带来的电阻和寄生电容已经成为限制这种高效集成电路速度的主要因素。基于这个因素的推动,半导体工业从原来的金属铝互连线工艺发展成金属铜互连线,同时低k值材料替代了二氧化硅成为金属层间的绝缘介质。金属铜减少了金属连线层间的电阻,同时增强了电路稳定性;低k值介质则减少了金属连线层之间的寄生电容。     

倒装芯片互连结构中电流聚集研究

由于电流聚集,在倒装芯片封装技术中,电迁移已经成为一个关键的可靠性问题。分析了电迁移力和电迁移中值失效时间,采用二维模型研究了电流密度和焦耳热在倒装芯片互连结构中的分布以及影响电流密度和焦耳热分布的因素。结果表明铝线(Al)和凸点下金属层(UBM)的厚度对电流密度和焦耳热分布有很大的影响。