带多比特记忆组合生成器的密码分析

带记忆的组合生成器可以提高生成器的代数次数和相关免疫阶数,是一种重要的密钥流生成器。为此,研究带多比特记忆的组合生成器的概率模型,分析带多比特记忆的组合生成器的k阶相关免疫的充分必要条件,计算其输出序列与输入序列相关系数的平方和,并给出平方和的一般计算公式。分析结果表明,满足一定条件的带多比特记忆的组合生成器可以较好地抵抗相关攻击。     

基于LFSR的钟控密钥流生成器

本文提出了一种基于LFSR的钟控密钥流生成器。该生成器通过一个钟控线性移位寄存器从15个级数是两两互素的线性移位寄存器中控制选取10个,将所选出的各线性移位寄存器生成的m序列相加,然后输出,从而达到了伪随机序列周期扩大的目的。本文还对密钥流生成器的线性复杂度、均匀性、相关性以及游程特性进行了分析。分析表明,该生成器生成序列的周期能达到2128,而且有较大的线性复杂度和良好的相关性和均匀性。认为该序列可以作为密钥流序列进行加密。通过钟控的方式随机选取用于相加的m序列,增加了密钥流序列的条数。此外,本文还给出了该生成器的具体实现算法,有一定的实用价值。     

GF（3）上的新型自缩控生成器

为得到具有较好伪随机特性的密钥流序列,融合自缩生成器和钟控生成器,设计一种新型的自缩控生成器。在GF（3）上利用2条n级mm-序列构造自缩控序列,该序列是周期为3”。的平衡序列。通过分类讨论方法分别计算序列的1长1、1长2和1长0游程个数范围,并扩展到2长1、k长1和k长2游程。分析结果表明,利用自缩控生成器得到的序列具有平衡性和线性复杂度高、周期长、短游程多的特点,可满足流密码序列的应用要求。     

[a,b]-缩减生成器

利用两个反馈移位寄存器（LFSR）构造了一类新型的缩减生成器——［a,b］-缩减生成器,证明了其输出序列的周期、线性复杂度、重量复杂度、k-错线性复杂度及其0、1个数。理论分析和局部随机性检验表明这类缩减生成器序列具有好的统计特性,适合流密码系统的使用。     

基于线性同余比较器和混沌系统的伪随机序列生成方法

本文基于线性同余原理,设计一种线性同余比较器。该同余比较器将两个独立的线性同余生成器结合起来,用一个比较器来控制输出。将输出序列作为扰动信号,以异或函数叠加到混沌轨道来改善混沌系统生成序列的随机性。分析攻击者通过线性同余比较器生成序列来破解种子密钥的计算复杂度,及加入随机扰动后的混沌序列的平衡度、相关性及初值敏感性,结果表明,计算复杂度是呈指数幂增长的,线性同余比较器生成序列具有前向和后向不可预测性,并且该密钥流生成器具有较大的密钥空间,可以生成具有良好随机性的序列,可以有效地克服混沌序列在有限精度实现时出现的短周期问题。     

多输出外部反馈型LFSR均匀分布随机数生成器的分析与设计

本文系统地分析了多输出外部反馈LFSR方法产生均匀分布随机数的工作原理、变换矩阵的特点、产生随机数的周期以及LFSR的级数选择等问题,并提出了基于多输出外部反馈LFSR方法设计均匀分布随机数生成器的具体步骤。本文在Xilinx Vertex Ⅳ FPGA上设计实现的23级16位输出的LFSR型均匀分布随机数生成器仅消耗了36个Slices资源和23个Flip Flops资源,工作频率可以达到993MHz,相对于多LFSR复用的实现方式,节约了90%以上的硬件资源。并且,该生成器产生的随机数可以通过K-S检测方法的质量评估。     

关于“停走”生成器输出序列的中心极限定理

建立了“停走”生成器输出序列的概率模型,讨论了由这类序列构成的随机变量序列的概率 分布、独立性、数学期望和方差等概率性质,在得到此类随机变量序列是强平稳的和α -混合的这一结论的基础上证明了它们服从中心极限定理.     

σ-AND随机数生成器

提出了一种结构简单、实现快速且周期为2k-1的随机数生成器:σ-AND随机数生成器,其中k为32的倍数.σ-AND随机数生成器用极少的异或、循环移位、与等计算机基本指令即可实现,软硬件实现效率高.同时其输出序列具有良好的伪随机性,可以作为适合软件快速实现的序列密码的驱动部分使用.     

从Gray-Scott系统中提取二值伪随机序列的方法研究

研究了从Gray-Scott系统中提取二值伪随机序列的方法,提出了一种改进的二值化方法,解决了利用Gray-Scott系统设计二值伪随机序列生成器的关键技术。通过大量的测试和分析说明得到的二值序列随机性能良好,改进的二值化方法有效。     

基于模拟退火—遗传算法的非线性密钥序列生成器线性复杂度研究

计算线性等价是研究非线性密钥序列生成器线性复杂度的有效方法。本文先介绍了计算线性等价的模拟退火法,然后使用遗传算法对该算法进行改进,最后使用一组密钥序列生成器对改进后的算法进行性能评估,并将改进后的算法和原算法进行了比较。结果表明改进后的算法能比原算法更有效的找到非线性密钥序列生成器的线性等价。     

交互式钟控生成器模型研究

基于互控钟控移位寄存器和交错停走生成器的设计思想,设计了一种交叉排布的交互式生成器,这种生成器结构简单,生成序列具有周期长、线性复杂度高的特点,而且数据实验也表明序列具有0-1游程分布均衡性和自相关性等良好的伪随机性质。     

新的基于D-序列的随机数产生器

针对现有随机数产生器计算消耗大和占用空间多的问题,提出了一种新的基于D-序列的随机数序列产生器。通过在现有D-序列的产生过程中引入随机变量来产生更长的任意进制的新的随机D-序列。它不仅继承了原有D-序列结构简单,计算复杂度低,存储需求少和随机特性好的特点。还克服了原有D-序列长度有限的运用限制。通过自相关性、互相关性和概率分布分析证明了该新D-序列的随机特性比现有D-序列更优良。这些特性使它比现有的其他复杂随机数产生器(如混沌随机数产生器和硬件随机数产生器)更适合于具有节点计算能力有限,存储空间有限和能量有限的无线传感网络。     

A5/1算法的概率模型分析

建立A5/1算法的概率模型,分析其中间状态序列的马尔可夫性、遍历性以及严平稳性,并计算A5/1算法的输出序列与相应的移位寄存器的输出序列和钟控后的输出序列之间的符合率。结果表明,各移位寄存器钟控后的输出序列不是独立的随机序列,A5/1算法的输出序列是均匀的独立随机变量序列,可抵御相关攻击。     

一种宽带高性能TIADC时钟发生器

针对并行交替模拟数字转换器(TIADC)发展遇到的时钟瓶颈,提出了一种宽带高性能TIADC时钟发生器设计方案.该方案利用时钟分路器和可编程延迟器分别实现通道扩展和相位延迟,采用可配置时钟源和逻辑转换电路使时钟发生器能够输出低抖动的CMOS和ECL逻辑TIADC时钟.设计实现的时钟发生嚣已经成功用于4通道12 bit 320 MHz采样率的TIADC系统.测试结果表明,该时钟发生器具有10 ps延迟偏差和在80MHz频率下不超过2 ps的时钟抖动.     

The Probability Model of the Multi-valued Shrinking Generator

This paper constructs the probability model of the general multi-valued shrinking generator, which takes two-valued key stream shrinking generator and generalized shrinking generator as special cases. It discusses the probability properties of their output sequences, and gets the formulae of the coincidence of the output sequences with the original input sequences in particular. It also analyzes the properties and success and failure of this kind of generator in view of probability theory.     

基于Rollout算法的多值属性系统诊断策略

针对多值属性系统的诊断策略问题,根据Rollout算法可改善基础启发式算法的特点,用Rollout算法对基于信息熵的多值属性系统诊断策略进行优化,提出一种新的多值属性系统诊断策略．理论和实验分析表明,RoUout算法的计算结果优于信息熵算法,计算时间在可接受范围之内,可用于复杂多值属性系统的最优诊断策略设计．     

一种宽带高精度可变时钟发生电路设计

为了满足现代高速电子仪器对高精度、高带宽时钟电路的需求,本文提出了一种通过DDS＋PLL＋分频器技术实现时钟发生器的设计方法。对方案进行了详细的论述,并对相位噪声的指标分配进行了论证,最后给出了输出频率范围为5MHz～1．6GHz的时钟电路的设计方案,并通过实验,证明了上述分析的正确性。     

基于DSP的任意波形发生器的设计

采用直接数字合成的方式设计任意波形发生器,逐点读出波形存储器中波形的数据,经过D/A转换和低通滤波器后输出所需要的任意波形,通过改变参考时钟的频率和计数的步长就可以实现波形频率的改变。