FPGA中六倍连线资源的测试

通过分析SPARTAN-II FPGA器件的结构及其连线资源分布特点,寻找一种能够快速配置测试、具有高测试覆盖率的测试配置设计。所提出的把六倍资源连线分别配置成多条横向和纵向环形链路的测试配置设计,提高了测试覆盖率,尽可能地减少了测试配置文件数量。测试验证表明这样的连线资源测试配置设计方法,可直接应用到SPARTAN-II系列的所有型号FPGA的测试。通过更改测试模型数据,甚至可以应用于VIRTEX系列的FPGA测试。这种测试配置设计的特点是:测试效率高且具有高的测试覆盖率、测试结构清晰易于故障定位、延展性强可应用于其他型号的FPGA测试。     

基于测试系统的FPGA逻辑资源的测试

FPGA在许多领域已经得到广泛应用,其测试问题也显得越来越突出。文章针对基于SRAM结构FPGA的特点,以Xilinx公司的XC4000系列芯片为例,利用检测可编程逻辑资源的多逻辑单元(CLB)混合故障的测试方法,阐述了如何在BC3192V50测试系统上实现FPGA的在线配置以及功能和参数测试。它是一种基于测试系统的通用的FPGA配置和测试方法。     

FPGA重复配置和测试的实现

从制造的角度来讲,FPGA测试是指对FPGA器件内部的逻辑块、可编程互联线、输入输出块等资源的检测.完整的FPG A测试包括两步,一是配置FPGA,然后是测试FPGA,配置FPGA是指将FPGA通过将配置数据下载编程使其内部的待测资源连接成一定的结构,在尽可能少的配置次数下保证FPGA内部资源的测试覆盖率,配置数据称为TC,配置FPGA的这部分时间在整个测试流程占很大比例;测试FPG A则是指对待测FPGA施加设计好的测试激励并回收激励,测试激励称为TS.     

以嵌入式8051 IP核为时序控制核心的TFT-LCD实时显示控制器

针对便携式仪器仪表对彩屏液晶显示器件依赖性逐渐增强的现状,设计并研制了以Xilinx公司生产的型号为XC3S400的FPGA芯片为硬件核心,以嵌入式8051IP核为时序控制核心的TFT-LCD实时显示控制器。采用FPGA内部的Block RAM资源对内核需要的存储器模块进行初始化配置,采用异步FIFO实现FPGA采集到的高速数据流与IP核处理速度之间的速率匹配。控制器具有较强的通用性,可以适用于多种型号液晶的控制,应用空间广阔。     

FPGA中RAM资源的测试定位算法研究及实现

在XC4000系列FPGA中,每个CLB的两个四输入查找表都可以被配置成随机存取存储器(RAM),RAM可以为FPGA提供存储大量数据的能力,因此,对RAM的测试是FPGA完备性测试必不可少的部分.根据RAM的结构和功能,提出一种有效的测试方法,并以XC4010E-PQ160为例,使用SOC软硬件协同验证平台,证明两次配置就可以完成对RAM的全覆盖可定位测试.     

基于ATE的FPGA测试

随着集成电路技术的飞速发展,FPGA的应用越来越广泛,其测试技术也得到了广泛重视和研究。文章简要介绍了FPGA的发展及其主要组成部分,提出了一种用ATE对FPGA进行测试的方法和具体测试流程。以一段Xilinx XC3042的真实配置数据为例详细描述了Intel HEX文件格式,以及将其转换成二进制配置码的方法,并介绍了FPGA的配置码格式和配置数据长度的计算方法。然后,以外设配置模式为例,通过XC3042的配置电路原理图和配置时序详细描述了FPGA的配置原理;最后给出了采用ATE（Automatic Test Equipment）-J750对FPGA的配置与测试过程,为FPGA的通用测试提供了一种切实可行的有效方法。     

基于ATE的FPGA测试方法

本文以Xilinx公司基于SRAM的FPGA XC4010为研究对象,将FPGA配置成两种电路来完成对可编程逻辑模块(CLB)的测试,并阐述了如何在Teradyne商用ATE(Automatic Test Equipment)J750上实现FPGA的在线配置及测试,为FPGA面向应用的测试提供一种有效的方法.     

满足应用和发展的需求,XILINX推出多项FPGA最新产品

现场可编程门阵列(FPGA)由掩模可编程门阵列(MPGA)和可编程逻辑器件(PLD)两者演变而来并将它们的特性结合在一起,因此FPGA既有门阵列的高逻辑密度和通用性,又有可编程逻辑器件的用户可编程特性.它通常由布线资源围绕的可编程逻辑单元构成阵列,又由可编程I/O单元围绕阵列构成整个芯片,排成阵列的逻辑单元由布线通道中的可编程内连线连结起来实现一定的逻辑功能.对于ASIC设计来说,采用FPGA在实现小型化、集成化和高可靠性的同时,减少了风险,降低了成本,缩短了周期.这些特点使FPGA近年来发展迅速.Xilinx公司为适应各种应用的需要,在1995年推出多个新产品系列,如有双口RAM的XC4000E,大容量低成本的XC5200系列,反熔丝型门海结构的XC8100系列和可再配置协处理器的XC6200系列等,以及XACT6.0开发系统,由此也可看出FPGA的发展势头.本文以XC8100系列为主对其新产品作一介绍.     

一种用于FPGA互联资源测试的新方法

以基于静态随机存储器（SRAM）的现场可编程门阵列（FPGA）为例,在传统的三次测试方法的基础上提出了一种新颖的针对FPGA互联资源的测试方法。该方法运用了层次化的思想,根据开关矩阵中可编程互联点（PIP）两端连线资源的区别将互联资源进行层次化分类,使得以这种方式划分的不同类别的互联资源能够按一定方式进行叠加测试,这就从根本上减少了实际需要的测试配置图形和最小配置次数。最后,文章将文中的测试方法与传统的测试方法在最小配置次数、故障覆盖率等方面进行了一个简单的比较。     

SRAM型FPGA单粒子翻转故障定位注入研究

针对SRAM型FPGA用户设计电路可靠性评测问题,提出了一种基于FPGA配置资源位置的模拟FPGA单粒子翻转故障的定位注入方法。分别从SRAM型FPGA中的配置逻辑资源与用户逻辑资源两个方面对此方法进行了详细介绍,并且通过对LUT与BRAM两种资源的故障注入试验说明了此方法的有效性。对故障注入方法、故障注入系统、故障注入试验进行了介绍,说明了故障定位注入方法能够对用户设计电路中用到的关键资源进行测试,资源覆盖率高、耗时短,为针对大量配置逻辑资源进行故障定位注入,实施反复测试提供了时效前提,具有很强的实用性。     

Application-Dependent Testing of FPGAs

Testing techniques for interconnect and logic resources of an arbitrary design implemented into a field-programmable gate array (FPGA) are presented. The target fault list includes all stuck-at, open, and pair-wise bridging faults in the mapped design. For interconnect testing, only the configuration of the used logic blocks is changed, and the structure of the design remains unchanged. For logic block testing, the configuration of used logic resources remains unchanged, while the interconnect configuration and unused logic resources are modified. Logic testing is performed in only one test configuration whereas interconnect testing is done in a logarithmic number of test configurations. This approach is able to achieve 100% fault coverage     

Path reuse-aware routing for non-volatile memory based FPGAs

Non-volatile memory-based FPGAs (NV-FPGAs) are expected to replace traditional SRAM-based FPGAs to achieve higher scalability and lower power consumption. Yet the slow write performance of NVMs not only challenges FPGA reconfiguration speed and overhead but also constrains the programming cycles of FPGAs. To efficiently configure switch boxes, the majority component of an FPGA, this paper presents a routing path reuse technique. The reconfiguration cost of routing resources is first modeled mathematically and then minimized through a reuse-aware routing algorithm, which is incorporated into the standard VTR CAD tool. Experiments on standard MCNC and Titan benchmarks show that the proposed scheme is able to achieve as much as 58% path reuse rate and reduce as much as 45% configuration cost for routing resources.     

Circuit design of a novel FPGA chip FDP2008

A novel FPGA chip FDP2008 (Fudan Programmable Logic) has been designed and implemented with the SMIC 0.18μm CMOS logic 1P6M process. The new design method means that the configurable logic block can be configured as distributed RAM and a shift register. A universal programmable routing circuit is also presented; by adopting offset lines, complementary hanged end-lines and MUX + Buffer routing switches, the whole FPGA chip is highly repeatable, and the signal delay is uniform and predictable over the total chip. A standard configuration interface SPI is added in the configuration circuit, and a group of highly sensitive amplifiers is used to magnify the read back data. FDP2008 contains 20 × 30 logic TILEs, 200 programmable IOBs and 10 × 4 kbit dual port block RAMs. The hardware software cooperation test shows that FDP2008 works correctly and efficiently.     

一种SRAM型FPGA互连资源的位流码配置方法

针对静态随机存取存储器(SRAM)型现场可编程门阵列(FPGA)位流码配置问题,提出一种自动配置互连资源的方法。该方法从描述FPGA结构的行为级Verilog文件中,采用基于端口映射的记忆FPGA配置模型搜索(MCMS)算法自动提取互连资源的配置位模型,然后结合布线结果生成布线路径上互连资源的位流码。实验结果表明,对于包含30 Mb配置位的3 000万门SRAM型同质FPGA,采用人工方法提取互连资源配置位模型需要6天时间,而采用端口映射MCMS算法仅需要29分钟,效率提高了298倍;对于同等规模的异质FPGA,采用人工方法需要7天时间,而采用端口映射MCMS算法仅需26分钟,效率提高了394倍。该算法作为一种通用的互连资源配置位模型提取方法,可以应用于不同的FPGA芯片。在缩短位流码配置时间的同时,提高位流码配置的准确性。     

Application-Specific Bridging Fault Testing of FPGAs

In this paper, a new technique for testing the interconnects of any arbitrary design mapped into an FPGA is presented. In this technique, only the configuration of logic blocks used in the design is changed, and the structure of the design remains unchanged. The test vector and configuration generation problem is systematically converted to a Boolean satisfiability (SAT) problem, and state of the art SAT-solvers are exploited for test vector and configuration generation. Experimental results on various benchmark circuits show that only two test configurations are required to test for all bridging faults, achieving 100% fault coverage, with respect to the fault list. Moreover, test vector and configuration generation time is less than a second for all benchmark designs.     

现代层次化可编程逻辑器件软件系统FDE2009

本文提出并实现了适用于现代层次化结构的FPGA芯片的CAD软件系统:FDE2009(FPGA Development Environment).该软件系统不但由工艺映射,布局布线,位流生成,编程下载等功能模块构成了一套完整的FPGA CAD流程,并且根据现代FPGA芯片层次化的结构特点,提出了逻辑分层的布局思想及由底至上逐层构建布线资源图的算法,提高了硬件资源的利用率及程序的运行效率.此外,本软件自定义了一套使用扩展性标志语言的文件系统,从而使其具有一定的通用性及良好的扩展性.软硬件协同测试结果表明该软件系统各模块功能正确,并能配合硬件高效的实现各类功能电路,是一套实用的FPGA软件系统.     

UA2TPG: An untestability analyzer and test pattern generator for SEUs in the configuration memory of SRAM-based FPGAs

This paper presents UA²TPG, a static analysis tool for the untestability proof and automatic test pattern generation for SEUs in the configuration memory of SRAM-based FPGA systems. The tool is based on the model-checking verification technique. An accurate fault model for both logic components and routing structures is adopted. Experimental results show that many circuits have a significant number of untestable faults, and their detection enables more efficient test pattern generation and on-line testing. The tool is mainly intended to support on-line testing of critical components in FPGA fault-tolerant systems.     

基于测试系统的FPGA测试方法研究

FPGA已经成为当今数字化系统硬件设计的核心,全球90%以上的嵌入式系统设计工程师正在使用FPGA进行着各种各样的设计。FPGA的快速发展,为测试厂商带来了新的机遇和挑战,针对FPGA的各种创新测试技术和解决方案不断问世。文章介绍FPGA配置方法,着重介绍了利用测试系统(ATE)直接配置和基于CPLD+FLASH的FPGA配置方法,介绍了FPGA配置模式选择和配置代码生成方法,并以Virtex-II FPGA为例,详细讲述了FPGA配置与测试过程。     

FPGA逻辑资源重配置测试技术研究

针对FPGA的逻辑资源测试,提出了一种内建自测试方法.测试中逻辑资源划分为不同功能器件,对应各个功能器件设计了相应的BIST测试模板.在此基础上进一步利用FPGA的部分重配置性能优化BIST测试过程,最终在统一的BIST测试框架下,采用相对较少的配置次数完成了逻辑资源固定故障的全覆盖测试.     

FPGA潜在缺陷测试技术综述

在FPGA的设计、生产过程中,测试是保证器件质量的关键步骤。针对FPGA典型的潜在缺陷,阐述了主流的FPGA测试方法,对各方法的优缺点做了简要对比和总结。同时提出了对构成FPGA的可编程逻辑资源、互联线资源、端口资源、内嵌核4大模块分别进行测试的分类测试法,分析每个模块的典型缺陷,归纳对应的测试方法。