SiC/SiO_2界面形貌对SiC MOS器件沟道迁移率的影响

为了研究SiC/SiO_2界面粗糙度对SiC MOS器件构道迁移率的影响,在离子注入后高温退火过程中采用碳膜保护SiC表面以减小退火过程中产生的表面粗糙度,碳膜的形成通过对光刻胶在600℃下前烘30min实现.研究结果表明:微结构分析所得的微米量级的横向表面粗糙度(峰对峰,谷对谷)不会影响电子平均自由程为纳米数量级的沟道电子在SiC MOS器件沟道中的迁移运动,在高温退火过程中,碳膜的是否存在对表面粗糙度和NMOS电容SiC/SiO_2界面态密度没有影响,而且NMOSFET器件的场效应迁移率没有发生太大的变化.     

AlGaN/GaN HEMT研制及特性分析

以蓝宝石为衬底研制出栅长1μm AlGaN/GaN HEMT．在室温下,测试该器件显示出良好的输出特性和肖特基伏安特性,最大跨导160mS/mm,栅压1V下饱和电流720mA/mm,击穿电压大于50V．分析了几个关键工艺对器件特性的影响,指出较大的欧姆接触电阻(3.19Ω·mm)限制了器件性能进一步提高,需提高肖特基接触的势垒高度．     

AlGaN肖特基势垒二极管的研制

为研制适合高温高压下工作的整流器件,利用金属有机化学气相淀积(MOCVD)技术生长的AlGaN/GaN/蓝宝石材料,采用电子束蒸发的方法,用Au和Ti/Al分别作为肖特基接触和欧姆接触的电极,制备了AlGaN肖特基二极管,并对其工艺过程和器件特性进行了研究.I-V测试表明该AlGaN肖特基二极管具有明显的整流特性和较高的反向击穿电压(95 V),理想因子为1.93.经300℃1 min退火,该器件正、反向I-V特性都得到明显改善.采用变温I-V法对Au/AlGaN接触的肖特基势垒高度进行了标定,其势垒高度高达1.08 eV,更适合在高压、大电流条件下工作.     

一种新的高电子迁移率晶体管I-V解析模型

随着通信技术的发展,HEMT器件的栅长变得越来越短,而早期的速度-场经验公式随着栅长的不断减小已不能精确地描述这种变化．通过对现有的速度-场经验公式的计算机模拟仿真,发现其与实测的文献数据之间存在一定的误差,因而提出一种改进的速度-场经验公式,在线性电荷控制模型的基础上,考虑沟道长度调制效应,解析出一种新的高电子迁移率晶体管（HEMT）I-V模型．仿真结果表明,该模型具有较高的精度．     

碳化硅CMOS倒相器温度特性

建立了6H-SiC材料和器件模型,应用二维器件仿真软件MEDICI对所设计的亚微米6H-SiC CMOS倒相器的温度特性进行了研究．研究结果表明,该倒相器在600K的高温下仍可以正常工作,且具有良好的电压转移特性和瞬态特性;在300~600K的温度范围内,倒相器阈值电压由1.218V变化到1.274V,变化幅度较小．     

新型结构的HEMT优化设计

该文通过对HEMT物理模型的分析及对之前所设计的HEMT结构的总结,利用TCAD进行仿真,分析了器件中2DEG电子浓度和电子迁移率以及栅漏电流随In含量的变化规律。提出了一种新型结构Al0.3Ga0.7N/AlN/GaN/In0.1Ga0.9N/GaN HEMT,并对栅长0.25μm和栅宽100μm的器件进行了优化设计,器件的栅压为1V时,阈值电压-5.3V,最大漏电流为2 220mA/mm,获得最大跨导为440mS/mm,且在-3.5～-0.5V范围内跨导变化量很小,说明优化后的器件具有良好的线性度。     

金刚石半导体器件的研究进展

金刚石因其优异的物理化学特性,被视为下一代电力电子器件的终极材料,金刚石半导体器件的制备受到了科研工作者的广泛关注。文章对金刚石基二极管、开关器件和边缘终止效应等方面的研究成果进行了概述。着重阐述了金刚石半导体器件的电学特性,尤其是,在500 ℃高温条件下得到高正向电流密度,阻断能力大于10 kV,并展现出长程稳定性的肖特基势垒二极管;在金属半导体场效应晶体管与金属氧化物半导体场效应晶体管上制得阻断电压超过2 kV的开关器件。同时,针对加工技术带来的表面缺陷,详细讨论了金刚石器件的表面终止技术和缺陷对器件性能的影响,并展望了金刚石半导体在肖特基势垒二极管及场效应晶体管等领域的应用前景。     

新器件结构SGOI低场迁移率模型及数值分析

为了减小绝缘层上硅锗(SGOI)自加热和短沟道效应,提出新型的双台阶式埋氧SGOI n型金属氧化物半导体场效应晶体管(nMOSFET).在该器件结构中,采用双台阶式埋氧结构来减小自加热效应,引入接地层(GP)用于减小漏致势垒降低(DIBL).建立应变硅器件的低场迁移率模型并嵌入到器件模拟器Sentaurus Device中.在不同的沟道应变情况下,分析自加热效应随埋氧层的厚度以及短沟道效应随栅长的变化关系.模拟结果表明,相对于Ge组分为0的情况下,Ge组分为0.4的SGOI器件的输出电流提升了至少50%.随着沟道下方埋氧厚度从100nm减小到10nm,自加热温度减小超过60℃;当引入接地层后,DIBL效应减小超过25%,泄漏电流在很大程度上得到抑制.     

ZnO薄膜制备及其有机蒸汽敏感特性分析

采用直流磁控溅射法进行ZnO薄膜的制备,探讨了O2/Ar对薄膜方块电阻,退火对薄膜结构的影响.在对不同退火温度的ZnO薄膜的气敏特性进行测试后表明:较低的退火温度有利于提高器件气敏特性,其中经600℃退火的ZnO薄膜的灵敏度最高,其最佳工作温度为350℃.实验制备的ZnO薄膜对丙酮、汽油等有机蒸汽都有较高的敏感性和较短的响应-恢复时间,呈现对有机蒸汽敏感的广谱性.     

一种新的高电子迁移率晶体管Ⅰ-Ⅴ解析模型

随着通信技术的发展,HEMT器件的栅长变得越来越短,而早期的速度-场经验公式随着栅长的不断减小已不能精确地描述这种变化.通过对现有的速度-场经验公式的计算机模拟仿真,发现其与实测的文献数据之间存在一定的误差,因而提出一种改进的速度-场经验公式.在线性电荷控制模型的基础上,考虑沟道长度调制效应,解析出一种新的高电子迁移率晶体管(HEMT)Ⅰ-Ⅴ模型.仿真结果表明,该模型具有较高的精度.     

Ar气退火温度对4H-SiC热氧化层致密性影响研究

在Ar气气氛下对热氧化n型4H-SiC生长的SiO2薄膜进行了1100 ℃以下不同温度的退火, 采用反射式椭圆偏振光谱、红外透射光谱研究了退火温度对SiO2薄膜致密性的影响. 椭偏测试的结果表明, 600 ℃退火后样品具有最大的折射率1.47和最小的厚度84.63 nm. 红外研究的结果显示, 600 ℃退火后LO峰强度最强, 认为是对应Si-O结构单元浓度最高. Al/SiO2/SiCMOS结构SiO2的漏电特性研究表明, 600 ℃退火后的SiO2薄膜漏电流相比于其他温度退火的氧化层漏电流小了两个数量级. 在外加反向偏压5V时, 漏电流密度仅仅只有5×10-8 A/cm2.600 ℃退火能显著地改善热氧化层SiO2的致密性.     

Development and characteristic analysis of enhancement-mode recessed-gate AlGaN/GaN HEMT

Fabrication of enhancement-mode high electron mobility transistors on AlGaN/GaN heterostructures grown on sapphire substrates is reported. These devices with 1 μm gate-length, 10 nm recessed-gate depth, 4 μm distance of source and drain exhibit a maximum drain current of 233 mA/mm at 1.5 V, a maximum transconductance of 210 mS/mm, and a threshold voltage of 0.12 V. The threshold voltage of these devices increased to 0.53 V after 500°C 5 min annealing in N₂ ambient. The saturation drain current and transconductance of 15 nm recessed-gate depth reduced compared to those of 10 nm recessed-gate depth, but the threshold voltage increased to 0.47 V. The relations between threshold voltage, controlling ability of gate and recess depth were validated by testing C-V structures on AlGaN/GaN heterostructures with different etching depth. Supported by the National Natural Science Foundation of China (Grant No. 60736033)     

氢敏钯栅MOSFET——设计理论与制造技术

本文第一次提出了氢敏钯栅MOSFET的初步设计理论,并报告了自行设计、制造的钯栅MOSFET的结构、工艺和性能。在含氢1％的空气中开启电压与无氢时相比,下降量可达600mV,典型响应时间约半分钟左右。     

热处理工艺参数对TiO2成膜性的影响

采用溶胶-凝胶法和旋涂工艺,以钛酸丁酯、冰乙酸、乙酰丙酮、无水乙醇、去离子水为原料,制取TiO2薄膜,研究热处理工艺对TiO2成膜性的影响,结果表明,获得均匀连续的TiO2薄膜的工艺参数为:匀胶转速为3000r/min;镀膜时预处理温度为80℃、预处理时间为10 min;室温至200℃阶段的烧结升温速率为0.5℃/min,高温阶段为3℃/min;经500℃烧结热处理后得到锐钛矿结构,薄膜晶粒尺寸均在30～80 nm的范围之内。     

90nm CMOS工艺下电压触发的ESD检测电路

提出两种90nm 1VCMOS工艺下电压触发的静电放电检测电路.电压触发的静电检测电路避免了纳米级工艺中的MOS电容栅极漏电问题.该检测电路包含一个反馈回路,提高了检测电路的触发效率,同时增加了反馈关断机制,在芯片工作时检测电路由于某些特殊因素误触发后,仍然可以自行关断,而不会进入闩锁状态.在3V静电放电仿真时,该电路能产生28mA触发电流,以开启箝位器件来泄放静电电荷.在25℃正常电压下工作时,漏电流仅为42(45)nA.仿真结果表明,该检测电路可成功用于纳米级CMOS工艺的集成电路静电保护.     

热处理对锻造铅黄铜组织和性能的影响

研究了退火温度对锻造铅黄铜组织和力学性能的影响.对铸造成型的商用铅黄铜进行720℃、60%变形量的锻造镦粗加工后,采用500~700℃不同温度的热处理工艺处理.结果表明：铅黄铜的铸态组织为粗大的树枝晶,锻造后的晶粒被拉长,与铸态的硬度值相比,锻造后的硬度明显增加,产生明显的加工硬化现象;锻造铅黄铜经过热处理后,细长的晶粒明显变短,随着退火温度的升高,晶粒逐渐细小、均匀化,并且发生再结晶,拉长的晶粒逐渐变为等轴晶.620℃、640℃退火后,铅黄铜的组织基本转变为细小、均匀的等轴晶,退火温度超过640℃时,随着温度的升高,晶粒长大.不同温度退火处理后,随着退火温度的升高,硬度逐渐降低,620℃退火后硬度趋于稳定,加工硬化消除.铅黄铜经720℃、60%变形锻造后,合适的退火温度为620~640℃.     

SiC欧姆接触特性

通过离子注入外延层实现高浓度掺杂和直接采用高掺杂外延层两种方法分别制备了4H-SiC欧姆接触,对应退火条件分别为(950℃,Ar,30 min)和(1000℃,N2,2 min).采用传输线法测试得到的比接触电阻分别为1.359×10-5Ω.cm2和3.44×10-6Ω.cm2.二次离子质谱分析表明,高温退火过程中镍硅化合物和TiC的形成有利于欧姆接触特性.     

表面Ge沟道pMOSFET阈值电压模型

基于MOS器件的短沟道效应和漏致势垒降低效应理论,通过求解泊松方程,建立了表面Ge沟道pMOSFET的阈值电压模型.基于该模型对表面Ge沟道MOSFET器件的沟道长度、栅氧化层厚度、衬底掺杂浓度、SiGe虚拟衬底中的Ge含量等结构参数以及漏源电压对阈值电压的影响进行了模型模拟分析.模拟结果表明,当沟道长度小于200nm时,短沟道效应和漏致势垒降低效应对阈值电压影响较大,而当沟道长度超过500nm时,短沟道效应和漏致势垒降低效应对阈值电压的影响可以忽略.模型计算结果与实验结果吻合较好.     

Effect of Annealing Process on Microstructure and Mechanical Properties of Ultrafine Copper Prepared by Spark Plasma Sintering

The spark plasma sintering (SPS) method is used to prepare the ultrafine copper with the average grain size less than 10 μm and the tensile strength greater than 280 MPa.The ultrafine copper is annealed at different temperatures for 60 min,and the annealing microstructure is observed and the hardness and the deformation behavior of the bulk copper are tested.The results indicate that the grains grow very slowly when the annealing temperature is less than 450 ℃.However,the grain growth becomes remarkable whe...