使用Jboss Cache作为POJO Cache

在这篇文章中,我们将重点讨论JBoss Cache怎样用作POJO高速缓存(通过它的JBossCacheAop组件)。并将给出一个用例来说明在分布式设置中的一些关键特性。     

Cache controller

个人计算机经过这几年的高速发展,中央处理器(CPU)的运算速度越来越快,就Intel系列处理器来说,由80286的20兆到386的40兆、486的66兆以及pentium586的100兆,使得微机的运算速度差不多达到小型机的水平.同时在总线设计上,由传统的ISA总线发展到现在流行的VESA local Bus总线和PCI总线,其目的都是为了提高微机的工作效率,节约人们更多的时间.     

Cache知多少

Cache,即高速缓存,是介于CPU与主内存之间或主内存与磁盘驱动器之间的高速缓冲器,其作用是解决系统前后级数据读写速度不匹配的问题。其中介于CPU与主内存之间的缓冲器我们又称为RAM Cache,而介于主内存与磁盘驱动器之间的缓冲器则称为DISK Cache。在这里,我们要讨论的是 RAM Cache(以     

了解Cache

高速缓冲存储器(Cache),顾名思义,就是计算机微处理器(CPU)和系统标准RAM存储器之间高速RAM块.当处理器要调用内存中的数据或执行指令时,它不是直接访问内存,而是先检测Cache中有无所需内容,如果有,就直接对高速缓存进行读写操作;反之,再访问后面一级的Cache或标准内存.     

基于OPT Cache替换Profiling的Cache提示生成

提出了一个基于最优Cache替换（OPT）Profiling的静态Cache提示生成方法,并通过模拟SPEC2000Int测试程序,对该方法与LRU Cache替换策略进行了性能比较。     

用Cache加速

去年10月份以来,经常访问江南证券网(www.scstock.com)的网民发现,江南证券网的首页上出现了“深圳主站”及“上海镜像”两个新的链接,点击“上海镜像”后,华东地区的用户明显地感觉到访问速度与以往相比快了许多。南京股民说:     

拥有共享Cache和独享Cache的多机系统

本文提出了一种新颖的两级Cache结构的多机系统模型及其相应的管理策略,并圆满地解决了数据相关问题.该体系结构除了具有单一的共享或独享Cache的特点外,尤其适合于共享数据量较大的情形.通过对其性能的评价,我们指出了它较其它结构的优越性.     

无处不在的Cache

缓存，对于电脑系统中的部分硬件来说是决定其最终性能的重要部件之一。而且，它们有的还依照“缓存”的容量和运行速度的快慢，来作为不同档次产品的划分依据(主要体现在价格上)。那么，“缓存”到底是什么?为何“缓存”在电脑里面有着如此重要的地位?     

Cache Profiling技术

如何减少和隐藏cache失效的延迟，是人们关注的热点。编译器为了得到cache访问命中的情况，往往使用模拟器去跑一遍来得到结果，这样的速度很慢。为了克服以上缺点，提出了在编译器中作cache profiling来获取cache访问的信息。类似于value profiling和stride profiling，cache profiling对访存指令作插装，可以有效地提高速度，并且只需要编译器的支持即可。Cache profiling获得的信息可以用来改进指令调度、软件预取、生成cache hint和辅助线程等。     

Cache提速IDC

继为8个省级163、国家统计局、搜狐等 ISP、ICP 提供产品之后,进入国内市场时间不长的互联网加速(Cache)技术厂商——Cacheflow 公司在12月8日又与263网络集团签订了合作协议,将进一步为263数据中心的用户提供服务。互联网加速技术在国内的应用已从提高用户接入速度、内容网站速度扩展到了新兴的 IDC 领域。     

一种 新的Cache优化方法—部分Cache局部性方法

Ｃａｃｈｅ的性能优化在高性能计算中起着非常重要的作用。传统的Ｃａｃｈｅ优化方法存在着一些缺陷。本文分析ＲＩＳＣ处理器的特点的基础 上，提出了“部分ｃａｃｈｅ方法。实践表明，该方法有很好的优化效果，且易实于实现。     

Cache低功耗技术研究

现代微处理器中Cache已经成为不可缺少的重要部件,其功耗约占整个芯片功耗的30%￣60%[1,2]。如何减少Cache的功耗,已成为当今Cache设计者关注的焦点。论文提出了一种基于Cache可重组技术以及数据符号压缩技术的低功耗D-Cache设计方法,其技术关键在于动态调整Cache的组织结构,并且改变Cache-Line中数据的存储方式来降低Cache功耗。     

无污染Cache访问控制技术

制造工艺的快速进步给集成电路设计提供了广阔的空间,而发展较慢的设计能力导致难以对片上资源高效利用。目前,高性能处理器片上Cache普遍占到芯片总面积的一半以上,而如何高效、智能地利用片上Cache空间,构建高性能存储系统是处理器微体系结构研究的重要内容。分析了Cache数据污染和猜测执行对处理器性能的影响,并在此基础上提出一种基于数据Tag有效位分裂的无污染Cache访问控制技术-Pease,将原先D-Cache Tag中的一位数据有效位扩展为读数据有效位（RVB）和写数据有效位（WVB）两位,根据RVB和WVB值的不同组合对数据读写访问进行控制。不但充分保留了猜测执行的数据预取性,使污染数据透明化,写入数据时无需对污染数据进行替换操作,消除了污染数据对Cache效率的影响。Pease技术相对于baseline结构来说,IPC的提升幅度为1.05%~8.40%,平均提升4.04%;L1 D-Cache缺失率降低幅度为19.05%~48.16%,平均降低29.66%。     

微机中的高速缓冲存储器Cache

目前计算机系统中的内存主要为集成度高、价格低的动态随机存储器,但由于其存储单元依赖于电容的充电电荷来存储信息,为了保持储存数据的正确必须反复对储存单元进行充电,所以存取速度难以提高,在半导体存储器中,双极型静态RAM的存取速度可与CPU速度处于同一数量级,但这种RAM价格较贵,功耗大,集成度低,要达到与动态RAM相同的容量时,其体积就比较大,也就不可能将存储器都采用静态RAM。因此使用分级处理的方法来解决速度和容量的冲突,即在主存和CPU之间使用一个速度极快但容量相对小的缓存(Cache)。     

Navigator4中的Cache

自己定制Navigator 4中的Cache属性是提高性能的重要方法之一。这篇短文将告诉您怎样清除Cache,如何找到最佳的内存和磁盘Cache设置,以及怎样了解空间的使用情况。     

网络Cache技术研究

We describe the cache technology based on temporal locality ,spatial locality and geographicallocality,and propose the principles and methods to build the cache system.