可重配置处理器的体系结构级功耗模型与分析

按照可重配置处理器的体系结构建立并实现功耗模型;模型对处理器的电路级特性进行抽象,基于体系结构级属性和工艺参数进行静态峰值功耗估算,基于性能模拟器进行动态功耗统计,并实现三种条件时钟下的门控技术;可重配置处理器与超标量通用微处理器相比,在性能方面获得的平均加速比为3.59,而在功耗方面的平均增长率仅为1.48;通过实验还说明采用简单的CC1门控技术能有效地降低可重配置系统的功耗和硬件复杂度;该模型为可重配置处理器低功耗设计和编译器级低功耗优化研究奠定了基础。     

IXP 2400网络处理器低功耗技术应用研究

文章从软件低功耗优化角度,结合IXP2400网络处理器中XScalecore处理器体系结构的低功耗技术特点,在SimWattch模拟平台上,就频率动态调整和程序设计语言不同结构成分对应用程序运行功耗的影响进行了模拟和分析,通过对一组Banchmark程序的模拟,结果表明在编译系统、操作系统或应用程序设计中采用这些低功耗优化技术设计可降低至少23%以上的运行功耗。     

微处理器的低功耗芯片设计技术

随着半导体工艺的飞速发展和芯片工作频率的提高,功耗已经成为深亚微米集成电路设计中的一个重要考虑因素.本文介绍了低功耗微处理器的研究现状,讨论了几种常用的微处理器低功耗设计技术.最后,对今后低功耗微处理器设计的研究方向进行了展望.     

不同ALU实现方法的功耗研究

低功耗是微处理器设计中一项具有挑战性的工作。对每一个组成单元进行功耗优化是进行低功耗微处理器设计必不可少的一种方法。算术逻辑单元(Arithmetic and Logic Unit,ALU)是微处理器中最基本的组成单元之一。ALU的结构与功耗、延迟和面积有着复杂的联系。常用的ALU结构有三种:复合结构、加法器独立结构和链式结构。基于这三种结构,实现了一个8比特ALU,通过对这个8-bit ALU进行功耗分析来研究ALU的结构对功耗的影响。研究结果表明:复合结构ALU具有最小的功耗,与其它两种结构的ALU相比,能分别节省19.38%和33.87%的功耗。     

基于对指令数据区分访问的混合cache低功耗策略*

在分析现有体系结构级低功耗cache设计方案的基础上,提出了一种混合cache低功耗设计策略,通过在常规混合cache结构上增加一标志域来区分cache某组中的指令和数据,限制了处理器每次访问的路数,从而达到低功耗的效果。详细阐明了该方法的原理和硬件实现,并将其应用到自主研发的龙腾C2微处理器上。实验结果表明,该方法不损耗cache性能,面积牺牲仅1.45％,总功耗降低了23.1％。     

嵌入式处理器微内核低功耗设计*

针对嵌入式处理器微内核的结构特点,结合32位微处理器"龙腾C1",提出了一种微内核的低功耗设计方法.在体系结构层次上,分别从微操作ROM、微堆栈和微操作编码几个不同角度出发,对嵌入式处理器的微内核进行了功耗优化设计.在几乎不影响速度和面积的前提下,微内核的功耗有19%的降低.     

系统级CMOS电路的低功耗设计

随着集成电路规模的增大和工作频率的提高，功耗已经成为面积和性能之外的主要设计目标。低功耗设计可以在不同的设计层次进行考虑，早期的设计确定了系统的构架，对功耗的影响最大，因此本文重点探讨了RTL级和系统级的低功耗设计，具体的途径有：实行有效的功耗管理；采用并行处理和流水线结构；采用分布式的数据处理结构以及用专用电路代替可编程处理器。     

基于对指令数据区分访问的混合cache低功耗策略

在分析现有体系结构级低功耗cache设计方案的基础上,提出了一种混合cache低功耗设计策略,通过在常规混合cache结构上增加一标志域来区分cache某组中的指令和数据,限制了处理器每次访问的路数,从而达到低功耗的效果。详细阐明了该方法的原理和硬件实现,并将其应用到自主研发的龙腾C2微处理器上。实验结果表明,该方法不损耗cache性能,面积牺牲仅1.45%,总功耗降低了23.1%。     

高性能微处理器微体系结构级功耗模型及分析

基于Itanium2微处理器体系结构提出单时钟和多时钟域两种基准模型；对处理器的电路级特性进行微体系结构级抽象，建立了参数化的峰值功耗估算模型；提出事件调度算法，实现了多时钟域处理器系统的行为级模拟；以IMPACT工具集作为模拟引擎实现了处理器的动态功耗模拟模型．与其它同类模型Wattch相比，该模型能够支持多时钟系统的模拟，峰值功耗估算精度高了约3％，而模拟速度提高了42％．通过实验说明了多时钟域的功耗特性，在一种多电压和频率环境下，多时钟域处理器的功耗和能量分别降低了21％和38％．该模型可以很好地应用到体系结构级低功耗研究设计．     

组相联Cache中漏流功耗优化技术研究

随着集成电路制造工艺进入超深亚微米阶段,漏电流功耗在微处理器总功耗中所占的比例越来越大,在开发新的低漏流工艺和电路技术之外,如何在体系结构级控制和优化漏流功耗成为业界研究的热点.Cache在微处理器中面积最大,是进行漏流控制和优化的首要部件.本文提出了一种LRU-assist算法,利用既有的LRU信息,在保证处理器性能不受影响的前提下,cache的平均关闭率可达53%,大大降低了漏电流功耗.     

基于AHB总线的RISC-V微处理器设计与实现

在嵌入式应用中,为了满足小面积低功耗的设计需求,设计了一种支持RISC-V指令集架构的微处理器,系统采用2级流水结构,实现了RV32IMAC指令集。处理器采用AHB总线作为片上互连总线,可方便调用外部IP核进行功能拓展。在VCS环境下验证了该微处理器的逻辑功能,仿真结果表明该微处理器能够正常稳定运行。在面积、功耗和性能等方面与蜂鸟E203处理器以及ARM Cortex-M系列处理器进行了对比,该设计比蜂鸟E203处理器面积小了6%,功耗和性能上与Cortex-M0处理器相当。分析结果表明该处理器较适合在小面积、低功耗的嵌入式应用领域进行开发。     

基于S3C44B0X微处理器的VxWorks BSP开发与设计

SAMSUNG公司的S3C44B0X微处理器是众多嵌入式手持设备和高性能微控制器的首选。该微处理器配合主流的实时多任务操作系统VxWorks,可以满足大多数嵌入式手持设备和高性能的低功耗和高可靠性的要求。文中阐述了基于ARM7TDMI核S3C44B0X微处理器,介绍基于该处理器的实时操作系统VxWorks BSP(Board Support Package)的开发与设计过程,并给出了实现的部分具体源代码。     

可重构计算机技术在航天系统中的应用

随着小卫星技术的不断发展,卫星的功能、种类也越来越多,这就对星载计算机的性能提出了更高的要求,而传统的CPU难以胜任现代小卫星繁重的任务。由于ARM微处理器具有体积小、性能高、功率低、操作系统便于移植等优点。本文给出了基于AR91R40008处理器的可重构星载计算机的设计方案,并详细论证了方案的技术细节和可行性,以及所采用的一些关键设计技术。     

基于GPS的同步时钟的研制及其应用

介绍了基于GPS的时钟同步PC卡的设计与应用．基于GPS技术，利用80C320高性能单片机、PC机PCI总线、PC机BIOS时钟中断和程序常驻内存技术，成功解决了在不影响原系统的正常运行的的情况下，利用GPS时间来同步不同系统时钟这一技术难题.详细介绍了GPS同步时钟PC卡的硬件电路设计和软件编程方法．最后介绍了该GPSPC卡在湖北某热电厂不同控制系统之间时钟同步方面的应用．     

“腾越-Ⅱ”嵌入式异步微处理器的设计与实现

嵌入式系统对处理器功耗开销有严格的限制,异步电路技术可以作为设计低功耗处理器的有效方法之一。针对嵌入式多媒体应用,本文设计实现了一款低功耗异步微处理器——腾越-Ⅱ。处理器中包含一个异步TTA微处理器内核、一个同步TTA微处理器内核、两个存储控制器和多个外部通信接口。异步内核通过基于宏单元的异步电路设计方法实现,其它部分通过基于标准单元的半定制设计流程实现。处理器芯片采用UMC0.18μmCMOS工艺实现,基片面积为4.89×4.89mm2,工作电压为1.8V。经测试,处理器工作主频达到200MHz,且异步内核的功耗开销低于同步内核的50%。     

Maximizing energy saving of dual-architecture processors using DVFS

Multi-core computing has gone mobile. Managing power consumption within energy-constrained mobile devices demands low-power architectures to increase battery lifespan. One of the promising solutions offered today by microprocessor architects is hybrid microprocessors that integrate different core architectures on a single die and that are equipped with dynamic frequency-scaling techniques. This paper presents analytical models based on an energy consumption metric to analyze the impact of dynamic frequency scaling on the energy consumption of various architectural design choices for hybrid-architecture chips. The power consumption implications of different processing schemes and various chip configurations were also analyzed. The analysis shows that by choosing the optimal hardware configuration, the energy savings can be increased considerably while keeping sacrifices in performance at tolerable levels.     

基于CAN总线的深海测控模块研究与实现

文章讨论了以Cygnal公司的C8051F020单片机为核心的测控模块，采用西门子公司的SJA1000CAN控制器来实现基于CAN总线的深海测控系统的设计过程，围绕C8051F020单片机与SJA1000控制器详细阐述了测控系统的性能要求、组成及硬件连接和软件设计。系统具有结构简单、价格低、可靠性高等优点。     

Low power data processing system with self-reconfigurable architecture

In this paper, a low power data processing system with a self-reconfigurable architecture and USB interface is presented. A single FPGA performs all processing and controls the multiple configurations without any additional elements, such as microprocessor, host computer or additional FPGAs. This architecture allows high performance with very low power consumption, a comprehensive alternative to microprocessor or DSP systems. In addition, a hierarchical reconfiguration system is used to support a large number of different processing tasks without the power consumption penalty of a big local configuration memory. Due to its simplicity and low power, this data processing system is especially suitable for portable applications, reducing the disadvantage of FPGAs against ASICS in low power consumption applications [A. Amara, F. Amiel, T. Ea, FPGA vs. ASIC for low power applications, Microelectronics Journal 37 (8) (2006) 669–677].