针对MPI全局操作的低功耗优化

本文介绍了针对MPI全局操作的低功耗优化技术,主要包括MPI_Barrier、MPI_Reduce和MPI_Bcast。利用处理器的电压调节技术降低轻负载处理器的电压/频率,达到降低系统能量消耗的目的。在Intel Xeon处理器构建的Cluster系统上,对NPB3.2-MPI和MG3D程序进行了功耗测试。结果表明,对MPI全局操作进行功耗优化可获得明显的能量节约。     

低功耗、高性能RISC-Ⅴ处理器的研究与设计

针对嵌入式物联网设备对处理器小面积、低功耗、高性能的需求,提出一种顺序发射、乱序执行、乱序写回的三级流水线结构,设计了一款基于开源RISC-Ⅴ指令集的32位低功耗高性能处理器,支持RISC-Ⅴ基本整数运算、乘除法指令集,采用WFI休眠指令与时钟门控技术实现休眠模式.在VCS环境下验证了处理器的逻辑功能,通过SMIC 110 nm工艺库在DC环境下完成了逻辑综合,得到了处理器功耗为0.21 mW,面积开销为20.5k个逻辑门,最后通过运行Core Mark跑分程序测试处理器性能,指令执行速度为2.54 CoreMark/MHz.验证结果表明,本设计同时兼顾了处理器功耗与性能,可以很好地应用于小面积、低功耗、高性能的嵌入式场景.     

动态功率管理技术研究

随着工艺技术的缩减,功耗问题日益严重,低功耗优化技术成了当前研究的一大重点.对处理器的功耗优化可以从设计过程、运行过程和空闲状态来考虑.本文重点研究了处理器在运行时的功率管理技术,即动态功率管理技术.它主要包括动态电压缩减DVS (Dynamic Voltage Scaling)和动态阈值电压缩减DVTS (Dynamic VTH Scaling)的方法,其中DVTS又是通过对衬底偏压的调整来实现阈值电压的调制的.本文重点研究了这两种技术的原理和实现结构,并分析了它们目前的研究和应用.     

可重配置处理器的体系结构级功耗模型与分析

按照可重配置处理器的体系结构建立并实现功耗模型;模型对处理器的电路级特性进行抽象,基于体系结构级属性和工艺参数进行静态峰值功耗估算,基于性能模拟器进行动态功耗统计,并实现三种条件时钟下的门控技术;可重配置处理器与超标量通用微处理器相比,在性能方面获得的平均加速比为3.59,而在功耗方面的平均增长率仅为1.48;通过实验还说明采用简单的CC1门控技术能有效地降低可重配置系统的功耗和硬件复杂度;该模型为可重配置处理器低功耗设计和编译器级低功耗优化研究奠定了基础。     

一种基于并行度分析模型的GPU功耗优化技术

随着硬件功能的不断丰富和软件开发环境的逐渐成熟,GPU开始被应用于通用计算领域,协助CPU加速程序的运行.为了追求高性能,GPU往往包含成百上千个核心运算单元.高密度的计算资源,使得其在性能远高于CPU的同时功耗也高于CPU.功耗问题已经成为制约GPU发展的重要问题之一.DVFS技术被广泛应用于处理器的低功耗优化,而对...     

Cache结构的低功耗可重构技术研究

在分析Cache性能的基础上介绍了当前低功耗Cache的设计方法,提出了一种可重构Cache模型和动态可重构算法。Cache模型能够在程序运行过程中改变相联度和大小,动态可重构算法能够在运行时针对不同的应用程序对可重构Cache进行配置。通过对Cache的动态配置,不仅可以提高Cache命中率,还能够有效降低处理器的功耗。     

多核处理器面向低功耗的共享Cache划分方案

随着多核处理器的发展,片上Cache的容量随之增大,其功耗占整个芯片功耗的比率也越来越大。如何减少Cache的功耗,已成为当今Cache设计的一个热点。本文研究了面向低功耗的多核处理器共享Cache的划分技术(LP-CP)。文中提出了Cache划分框架,通过在处理器中加入失效率监控器来动态地收集程序的失效率,然后使用面向低功耗的共享Cache划分算法,计算性能损耗阈值范围内的共享Cache划分策略。我们在一个共享L2 Cache的双核处理器系统中,使用多道程序测试集测试了面向低功耗的Cache划分:在性能损耗阈值为1%和3%的情况中,系统的Cache关闭率分别达到了20.8%和36.9%。     

乱序超标量处理器核的功耗优化

为了追求更高的性能,处理器核的主频不断提升,处理器核的设计日益复杂,随之而来的是功耗问题越来越突出。除了在工艺级和电路级采用低功耗技术外,在逻辑设计阶段通过分析处理器核各个功能模块的特点并采用相应的技术手段,也可以有效降低功耗。对一款乱序超标量处理器核中功耗比较突出的模块——寄存器文件和再定序缓冲——进行了逻辑设计优化,在程序运行性能几乎不受影响的情况下明显减少了面积,降低了功耗。     

一种增强的低功耗的嵌入式系统设计

嵌入式系统片上Cache功耗是微处理器的功耗的最主要部分.提出新的低功耗技术,将Filter Cache方法与Loop Table方法相结合,无需增加新的指令,不需要复杂的硬件结构,并可针对具体的应用程序对处理器系统结构进行定制.     

嵌入式GIS系统的低功耗设计

由于嵌入式GIS系统被广泛地应用于移动性较强的设备,因此功耗成了一项重要的技术指标.本文系统地描述了对嵌入式GIS系统进行低功耗设计的方法.本文将功耗分为硬件功耗和软件功耗,其中软件低功耗设计是个新的领域.本文采用按需转换处理器状态、优化编译器、按需分层调入GIS数据、优化关键算法和压缩栅格数据等方法从软件角度降低系统功耗.     

基于BLE Mesh组网应用系统设计

针对传统智能产品组网方式复杂、耗电量大、同步控制以及需要独立系统网关等问题,设计了基于低功耗蓝牙(BLE) Mesh技术的室内发光二极管(LED)灯及温湿度监控系统.测试表明:系统低功耗的性能优于目前主流的无线芯片ZigBee,WiFi,同时提出了一种以解决Mesh网络中功耗问题的新网络拓扑结构,从而优化了BLE Mesh的网络功耗,且系统能够准确无误控制室内的设备以及监测各个设备的状态参数.该应用会在未来智能物联网家居产品领域具有较好的市场前景.     

基于Wi—Fi的医学信号采集系统研究

介绍了基于Wi—Fi的超低功率芯片GS1011在生物信号采集与传输系统中的应用。GS1011通过外部接口与TI公司高精度、低功耗、低噪声的16通道（多路复用的）24位模／数转换器ADS1258相结合,实现了一个体积小、接入方便、功耗低的生物信号采集与传输系统,并通过仿真实验验证。     

一种能有效降低Memory BIST功耗的方法

随着系统芯片(SoC)上存储器比重的日趋增加和Memory BIST(memory built-inself-test)的广泛应用,对较低测试功耗的嵌入式Memory BIST的设计要求越来越高,因为测试功耗一般为系统正常工作时的两倍多,而过高的功耗会烧毁电路和降低芯片成品率.通过采用按时钟域划分存储器组和串并结合的方法来降低Memory BIST的测试功耗.实验仿真结果表明,用该方法所得的最大功耗只有传统方法的1/14,可见该方法能有效降低测试时的能量损耗.     

水情遥测终端的低功耗设计

以单片机MSP430为微控制器,设计了一种应用于灌区水情监测系统的低功耗RTU,可完成水情信息的采集、发送。在分析MSP430单片机特点的基础上,从硬件和软件两方面介绍了低功耗RTU的具体设计。通过系统实际应用,该RTU具有低功耗、高可靠性,具有一定的通用性。     

基于DSA的无线传感器网络自适应MAC协议研究

针对工业监测用无线传感器网络高可靠和低功耗的要求,基于TDMA协议提出了一种动态时隙分配(DSA)的自适应介质访问控制(DSA-MAC)协议,通过估计链路质量动态调整节点的时隙长度,提高数据传输的可靠性。该协议中加入了基于接收信号强度指示(RSSI)的自适应功率调整机制,实现网络的低功耗要求。利用CC2530硬件平台实现DSA-MAC协议,并在工业现场进行测试,结果表明:该协议提高了数据传输率并降低了网络能耗,能够适应工业环境的应用需求。     

小型化低功耗数字信号处理器设计

随着电子技术的不断进步,一些原本只能安装在较大平台的通信设备通过小型化、低功耗设计已经能够加装在较小的平台上,而通信设备的加装会使这些平台的信息化程度大幅提升,从而适应更多的应用场合。为了实现通信设备的小型化和低功耗,文章给出了通信信号处理器的小型化和低功耗设计方法。     

MQTT 协议在物联网中的应用研究

HTTP协议建立在互联网通信协议TCP / IP 上,由于开发成本低,开放性高,许多厂商正在开发基于HTTP协议的物联网系统;但在资源紧缺型的嵌入式系统中或网络带宽非常昂贵的环境中,HTTP协议并不适用。MQTT协议具有功耗低、开放性好、简单、轻量级及易于实现的优点,即使在资源有限的环境中也可以使用。本文讨论并通过实验对比了HTTP协议和MQTT协议在智能家居领域的应用,测试结果表明MQTT在降低功耗和推送功能开发上优势明显。     

一种低功耗的旋进漩涡流量计

为使旋进漩涡流量计扩大应用场合、适用于电池供电,设计了一种低功耗的外电供电与电池供电自动切换的旋进漩涡流量计,重点分析了硬件上的主控芯片MSP430F4794、电源管理模块、温度压力采样模块、铁电存储模块与软件上的温度压力定时采样和M C U进入低功耗模式的降低功耗设计。实验测试结果证明,该设计大大降低了旋进漩涡流量计电池供电时的整机功耗,同时保证了流量脉冲采集与脉冲输出的较高精度。     

基于AHB总线的RISC-V微处理器设计与实现

在嵌入式应用中,为了满足小面积低功耗的设计需求,设计了一种支持RISC-V指令集架构的微处理器,系统采用2级流水结构,实现了RV32IMAC指令集。处理器采用AHB总线作为片上互连总线,可方便调用外部IP核进行功能拓展。在VCS环境下验证了该微处理器的逻辑功能,仿真结果表明该微处理器能够正常稳定运行。在面积、功耗和性能等方面与蜂鸟E203处理器以及ARM Cortex-M系列处理器进行了对比,该设计比蜂鸟E203处理器面积小了6%,功耗和性能上与Cortex-M0处理器相当。分析结果表明该处理器较适合在小面积、低功耗的嵌入式应用领域进行开发。     

用于片上网络的高速低功耗多轨协议异步通信通道

针对传统片上网络中的通信通道功耗大、吞吐量低的缺点,提出一种用于片上网络的高速低功耗多轨协议异步通信通道,其具有检测完成自恢复的功能.每一级通道单元通过自动检测输出端的信号控制电路正常工作,加入门限门使整个通道单元延时不敏感,低延迟传输模块使前向传输延迟减少为1.5倍门延迟,1/4码的编码方式使电路功耗大大降低.在不同工艺模型和不同温度下对电路的性能和功耗进行仿真测试,结果表明,该通道单元最快可以在2.64GHz的频率下工作,平均动态功耗为1.252mW,可以满足高速低功耗的片上网络应用.