基于FPGA的FFT处理器的设计

本文主要研究基于FPGA的数据处理系统,内部包含一个1024点的FFT处理单元.FFT部分采用基四算法,五级级联处理,并通过CORDIC流水线结构使硬件实现较慢的复乘运算转化为移位和加减运算.双端口RAM、只读ROM全部内置在FPGA芯片内部,使整个系统的数据交换和处理速度得以很大提高,合理地协调了资源和速度之间相互制约问题.     

一种基于FPGA的顺序迭代FFT设计

本文从顺序迭代的角度提出了一种高效的,容易实现的,占用资源少的FFT算法结构,通过合理的设计使得系统占资源少而且高效,同时亦足够简单。本文详细描述了整个设计,在精简程度、完全的流水化、控制结构方式、蝶形运算、时序配合、存储地址生成等方面均有一些特点。     

基于FPGA的新型浮点FFT处理器设计

针对现有FFT算法结构复杂、难以并行扩展的问题,提出了一种改进的FFT算法,在此基础上设计了一种基于浮点运算的FFT处理器,并进行了仿真验证。结果表明,新算法大大简化了系统结构,减少了系统的硬件开销,非常容易并行实现,且显著提高了运算效率,完成一次N点的FFT运算只需要N/2个时钟,完全满足实时信号处理的要求。     

基于二维FFT的图像滤波方法及实现

二维快速傅立叶变换(FFT)在一个传统概念的处理机上实现时,需要芯片具有更多的逻辑资源。本文给出了基于FPGA的自定义处理机(CCM)的二维FFT算法和实现。在CCM的Splash-2平台上实现了二维FFT,计算速度达到180Mflops,最快速度超过Sparc-10工作站的23倍。同时,对于一个N×N图像,这种实现方法可以满足二维FFT所需要的O(N2log2N)次的浮点算术运算。     

基于CORDIC算法的高速基-4FFT处理器设计

针对目前数字信号处理中对高速傅里叶变换(FFT)的要求,进行了FFT算法研究,采用基-4算法来实现FFT处理器;设计了对称乒乓RAM结构,提高了FFT处理器的连续运算能力和运算速度;采用CORDIC算法代替复数乘法器,用移位加法实现了复数乘法运算,减小了系统资源占用,提高了系统速度,设计了防溢出控制结构,在不增加系统延时的基础上,提高了运算精度;采用AL-TERA公司FPGA进行了验证,仿真结果表明该FFT处理器最大工作频率可达168.86 MHz,能满足高速实时处理的要求。     

基于FPGA的高速并行FFT算法研究

本文结合二维FFT和基4的无冲突的地址映射方法,实现了高速并行FFT算法研究,仿真实验结果表明,系统可以有效地降低大点数FFT对数据读写的速度要求,同时提高了运算效率,具有广泛的应用价值。     

大规模集群上多维FFT算法的实现与优化研究

快速傅里叶变换(fast Fourier transform,FFT)是用于计算离散傅里叶变换(discrete Fourier transform,DFT)或其逆运算的快速算法,在工程、科学和数学领域的应用非常广泛,例如信号分解、数字滤波、图像处理等。因此,在实际应用中对FFT算法进行细粒度优化是非常重要的。研究了FFT算法常用的分解策略以及FFT算法在大规模集群系统上的并行实现,并提出了相关的优化策略。在此基础上,对多种FFT算法在不同平台上进行了性能评估,并分析了各算法的实现、优缺点及其在大规模计算时的可扩展性。实验结果表明,相关研究有助于对现有的FFT算法进行进一步的优化,以及指导如何在大规模CPU+GPU的异构系统上根据不同需求选择实现性能更优的FFT算法。     

高效可配置FFT处理器的VLSI设计及其应用

针对正交频分复用通信系统中的快速傅里叶变换(FFT)处理器的硬件实现,提出一种高效可配置的VLSI结构. 在基于存储器的FFT架构基础上,采用一种双路并行处理的数据通路和一种有效的控制方案,节省了硬件面积并提高了系统运算的效率. 此外,对FFT的蝶形运算单元进行了优化,使其能处理多种运算模式.基于该结构的FFT处理器已应用于DVB-T/H系统中,并在SMIC 0.18 μm工艺下进行了逻辑综合、Layout以及功耗分析,等效逻辑门数为56 k,在20 MHz工作频率下功耗约为33.5 mW.与FFT结构相比,该结构有效地减少了硬件面积和功耗.     

TMS320C6678的超长点FFT并行计算方法

针对DSP平台算法移植时遇到的超长点FFT实现和运算效率问题,本文结合TI公司的TMS320C6678的DSP,利用FFT的分解算法和L2内存段高效的访存效率,将DSP内存数据EDMA搬移与FFT分解计算相并行,设计出一种超长点FFT计算并行处理方法,通过262144点FFT计算描述了该方法的具体实现过程,将DSP计算...     

一种高效率的RSA模幂算法的研究

RSA硬件的执行效率主要取决于模幂运算的实现效率。该文旨在介绍一种引入中国剩余定理加速私钥操作,并采用Barret模缩减方法,避开除法运算,将模幂运算转换成三个乘法运算和一个加法运算的快速模幂算法及其硬件实现方法。在乘法运算的实现中,采用Booth乘法器,可以大大缩短电路的关键路径,显著地提高硬件的执行效率。     

基于FPGA的高速数字脉冲压缩

研究一种基于现场可编程门阵列实现的高速脉冲压缩处理的硬件结构。设计通用的蝶形处理单元,使其在脉冲压缩处理的3个阶段都能使用,实现了硬件的共享,提高了硬件资源的利用效率。通过可使用原位运算的并行存储器结构,使得每个时钟周期均可完成一次蝶形运算,极大地提高了处理速度。采用块浮点处理单元,兼顾定点的高速率和浮点的高精度。经过实践验证,时钟在100 MHz时完成4 096点的脉冲压缩的时间为140 μs。     

基于混合卷积窗和双窗法的FFT算法研究

FFT算法是信号处理中一个不可或缺的部分,也是其中需要改进的部分.设计一个精度优良的FFT算法有助于推进频谱分析的实用化进程.针对FFT改进算法的实现需求,文章采用了C语言结构设计了一个任意点数的FFT算法,分析了混合卷积窗的频谱特性,并总结了任意窗函数的幅值恢复方法.最终通过构建混合卷积窗和双窗法结合的处理方法有效提...     

频域抽取多维向量基快速傅里叶变换

给出了频域抽取(DIF)多维向量基快速傅里叶变换(FFT)算法。对多维频域信号的每一维,采用向量基2频域抽取法,导出了快速算法蝶形运算的一般形式。该FFT算法适合于维数为任意整数的情况,当维数为1时,算法退化为著名的频域抽取向量基2 FFT算法。为了便于编程实现,以频域抽取3维向量基FFT算法为例,给出了快速算法实现流程,该流程易于向任意整数维推广。计算量比较结果显示,频域抽取多维向量基FFT算法比多维分离式FFT算法计算量低。     

基于DMFT的高动态载波捕获算法的改进

基于FFT的载波捕获方法对高动态信号不能适用,离散匹配傅里叶变换(DMFT)虽可用于高动态信号,但是其运算量大、精确度差。基于以上分析本文提出了将延迟自相关、FFT与DMFT三者相结合的二维载波捕获算法。首先将中频采样信号与其延迟做自相关,通过信号的延迟自相关的FFT得到频率变化率的粗略估计值,进而得到起始频偏的粗略估计值,然后在所得值附近利用DMFT进行搜索,从而获得高精度的参数估计值。此方法缩小了搜索的范围,在运算量减少的同时,也提高了参数的估计精度。仿真结果证明本文提出的方法有效可行。     

FFT处理器无冲突地址生成方法

本文提出了一种新的无冲突地址生成方法，使蝶式运算单元在一个周期内能够同时读取两个操作数。由于取消了地址奇偶判别电路，简化了存储体控制逻辑，同 时也加快了输入／输出地址生成，该方法还同样适用于基－４ＦＦＴ处理器。     

基于FFT的矩形阵波束形成算法

为提高矩形阵的波束形成算法的效率,在波束形成中引入了快速傅立叶变化.基于快速傅立叶变换,将阵所接收的数据从时域变换到频域,通过对相位进行均分,使数据在空间域上进行排序重组,再次利用快速傅立叶变换从空间域转化到波数域上,经过相位修正形成波束图.仿真实验表明,随着阵元数增大,采用快速傅立叶变换能有效降低运算量,提高运算速度,降低对硬件的要求,易于工程实现.     

分段FFT算法在FBG传感器信号解调中的应用

针对光纤B ragg光栅(FBG)传感器信号解调实时性较差,且当2个信号波形发生部分重叠时波长不能被检测的问题,提出了利用F-P可调谐滤波器,采用分段FFT的快速相关算法。此算法具有运算量小、效率高的优点,达到信号实时处理的目的。通过MATLAB大量仿真实验,证明可以有效解决波形部分重叠问题。     

探地雷达回波信号预处理方法的研究与应用

探地雷达以宽频带记录回波信号,在记录各种有效信号的同时,不可避免地记录下各种干扰噪声,能否有效去除干扰噪声将直接影响到探地雷达对地下目标体的识别能力。探地雷达回波信号属于非平稳信号,FFT只适用于平稳信号的滤波、而小波变换对非平稳信号却能取得良好的滤波效果。为此,文中提出了采用小波阈值萎缩进行数据预处理的方法,以去除雷达回波噪声,并给出了基于DSP的电路和软件实现方法。     

OFDM系统中IFFT/FFT处理器的设计与实现

提出了Radix-4 FFT的优化算法,采用该优化算法设计了64点流水线IFFT/FFT处理器,该处理器可以在64个时钟周期内仅采用3个复数乘法器获得64点处理结果,提高了运算速度,节约了硬件资源。通过Xilinx XC2S300E Spartan2E系列的xc2s300e器件进行下载验证,仿真结果与MATLAB计算结果误差小于0.5%,该处理器已经成功应用于某OFDM通信系统中。