3200V双p阱终端VDMOS击穿特性仿真研究

基于场限环终端技术理论，提出了一种具有双p阱结构的垂直双扩散金属氧化物半导体场效应晶体管(VDMOS)。通过数值模拟软件分别仿真了p阱各项参数和漂移区掺杂浓度与击穿电压的关系，提取器件击穿时的表面电场并分析其击穿机理。研究结果表明，当漂移区掺杂浓度一定时，击穿电压随p阱数量和结深的增大而增大，随p阱掺杂浓度的增大而先增大后减小；当p阱参数一定时，击穿电压随漂移区掺杂浓度的增大而先增大后减小。经优化器件各项参数，击穿电压(V_B)达到3 200 V,与传统平面栅型VDMOS相比提升了305%,终端有效长度仅为26μm,表面电场最大值为1.21×10⁶ V/cm,且分布相对均匀，终端稳定性和可靠性高。     

单场限环结构的表面电场分布及环间距的优化

基于横向扩散与纵向扩散构成的冶金结边界为椭圆形这一特点,讨论单场限环结构表面电场强度的分布,给出表面电场强度、主结及环结分担电压的解析表达式。在纵向结深和掺杂浓度一定的条件下,根据临界电场击穿理论,讨论环间距的优化设计方法。单场限环结构主结环结间表面电场强度的绝对值曲线近似呈抛物线,最大电场位于主结处。随着环间距的增大,最大电场变大;随着横向扩散深度的增大,最大电场变小。环右侧最大电场也出现在结处,随着环间距和横向扩散深度的增加,最大电场均减小。在场限环结构中,当主结和环结在表面处的最大电场强度均等于临界电场强度时,击穿电压达到最大值,此时所对应的环间距为最佳环间距。     

阶梯掺杂薄漂移区RESURF LDMOS耐压模型

提出硅基阶梯掺杂薄漂移区RESURF LDMOS耐压解析模型.通过分区求解二维Poisson方程,获得阶梯掺杂薄漂移区的二维表面电场和击穿电压的解析表达式.借助此模型研究击穿电压与器件结构参数的关系,其解析与数值结果吻合较好.结果表明:在导通电阻相近情况下,阶梯掺杂漂移区LDMOS较均匀漂移区的击穿电压提高约20%,改善了击穿电压和导通电阻的折衷关系.     

阶梯掺杂薄漂移区RESURF LDMOS耐压模型

提出硅基阶梯掺杂薄漂移区RESURF LDMOS耐压解析模型.通过分区求解二维Poisson方程,获得阶梯掺杂薄漂移区的二维表面电场和击穿电压的解析表达式.借助此模型研究击穿电压与器件结构参数的关系,其解析与数值结果吻合较好.结果表明:在导通电阻相近情况下,阶梯掺杂漂移区LDMOS较均匀漂移区的击穿电压提高约20%,改善了击穿电压和导通电阻的折衷关系.     

薄型双漂移区高压器件新结构的耐压分析

提出与CMOS工艺兼容的薄型双漂移区(TD)高压器件新结构.通过表面注入掺杂浓度较高的N-薄层,形成不同电阻率的双漂移区结构,改变漂移区电流线分布,降低导通电阻;沟道区下方采用P离子注入埋层来减小沟道区等位线曲率,在表面引入新的电场峰,改善横向表面电场分布,提高器件击穿电压.结果表明:TD LDMOS较常规结构击穿电压提高16%,导通电阻下降31%.     

体硅Double RESURF器件表面电场解析模型及优化设计

提出了体硅double RESURF器件的表面电场和电势的解析模型.基于分区求解二维Poisson方程,获得double RESURF表面电场的解析表达式.借助此模型,研究了p-top区的结深,掺杂浓度和位置,漂移区的厚度和掺杂浓度,及衬底浓度对表面电场的影响;计算了漂移区长度,掺杂浓度和击穿电压的关系.从理论上揭示了获得最大击穿电压的条件.解析结果、验证结果和数值结果吻合良好.     

场限环结构电压和边界峰值电场分布及环间距优化

采用与平面结物理机理最接近的圆柱坐标对称解进行分析 ,提出了平面结场限环结构的电压分布和边界峰值电场的解析理论。以单场限环为例 ,给出了场限环结构极为简单的各电压和边界峰值电场表达式。讨论了不同环间距和反偏电压对场限环电压的影响 ,并用流行的 2 -D半导体器件模拟工具 MEDICI对解析计算进行了验证。根据临界电场击穿近似 ,讨论了环间距的优化设计并给出了优化环间距表达式。在一定结深和掺杂浓度时 ,理论计算给出了与数值分析一致的优化环间距和最高击穿电压值     

An Analytical Model for the Surface Electrical Field Distribution and Optimization of Bulk-Silicon Double RESURF Devices

提出了体硅double RESURF器件的表面电场和电势的解析模型.基于分区求解二维Poisson方程,获得double RESURF表面电场的解析表达式.借助此模型,研究了p-top区的结深,掺杂浓度和位置,漂移区的厚度和掺杂浓度,及衬底浓度对表面电场的影响;计算了漂移区长度,掺杂浓度和击穿电压的关系.从理论上揭示了获得最大击穿电压的条件.解析结果、验证结果和数值结果吻合良好.     

两层金属场极板高压LDMOS的优化设计

采用场极板结终端技术提高LDMOS击穿电压,借助二维器件仿真器MEDICI软件对基于体硅CMOS工艺500V高压的n-LDMOS器件结构和主要掺杂参数进行优化,确定漂移区的掺杂浓度(ND)、结深(Xj)和长度(LD)。对多晶硅场极板和两层金属场极板的结构参数进行模拟和分析,在不增加工艺复杂度的情况下,设计一种新型的具有两层金属场极板结构的500Vn-LDMOS。模拟结果表明,双层金属场极板结构比无金属场极板结构LDMOS的击穿电压提高了12%,而这两种结构LDMOS的比导通电阻(RS)基本一致。     

新的二维解析方法预言场限环结构的电压分布和边界峰值电场及环间距的优化

提出了一个新的二维解析方法预言场限环结构的电压分布和边界峰值电场及环间距优化.采用与平面结物理机理最接近的圆柱坐标对称解进行分析,给出了场限环结构极为简单的各电压和边界峰值电场表达式. 讨论了不同环间距和反偏电压对场限环电压的影响,并用流行的2-D半导体器件模拟工具MEDICI对解析计算进行了验证. 根据临界电场击穿近似,讨论了环间距的优化设计并给出了优化环间距表达式. 在一定结深和掺杂浓度时,理论计算给出了与数值分析一致的优化环间距和最高击穿电压值.     

带p埋层表面注入硅基LDMOS模型与优化

提出一种带p埋层的表面注入硅基LDMOS高压器件新结构,称为BSI LDMOS(surface implanted LDMOS with p buried layer).通过表面注入n 薄层降低导通电阻,p埋层不但改善横向表面电场分布,提高击穿电压,而且增大漂移区优化浓度.求解电势的二维Poisson方程,获得表面电场和击穿电压的解析式,研究结构参数对表面电场和击穿电压的影响,数值与解析结果吻合较好.结果表明:与常规结构相比较,BSI LDMOS大大改善了击穿电压和导通电阻的折衷关系.     

新的二维解析方法预言场限环结构的电压分布和边界峰值电场及环间距的优化

提出了一个新的二维解析方法预言场限环结构的电压分布和边界峰值电场及环间距优化 .采用与平面结物理机理最接近的圆柱坐标对称解进行分析 ,给出了场限环结构极为简单的各电压和边界峰值电场表达式 .讨论了不同环间距和反偏电压对场限环电压的影响 ,并用流行的 2 - D半导体器件模拟工具 MEDICI对解析计算进行了验证 .根据临界电场击穿近似 ,讨论了环间距的优化设计并给出了优化环间距表达式 .在一定结深和掺杂浓度时 ,理论计算给出了与数值分析一致的优化环间距和最高击穿电压值 .     

带p埋层表面注入硅基LDMOS模型与优化

提出一种带p埋层的表面注入硅基LDMOS高压器件新结构,称为BSI LDMOS(surface implanted LDMOS with p buried layer).通过表面注入n+薄层降低导通电阻,p埋层不但改善横向表面电场分布,提高击穿电压,而且增大漂移区优化浓度.求解电势的二维Poisson方程,获得表面电场和击穿电压的解析式,研究结构参数对表面电场和击穿电压的影响,数值与解析结果吻合较好.结果表明:与常规结构相比较,BSI LDMOS大大改善了击穿电压和导通电阻的折衷关系.     

衬底浮空N 环高压器件新结构与击穿电压模型

提出带有衬底重掺杂N 环的高压器件新结构,称为FR LDMOS。在衬底中引入高掺杂N 环,漏极偏压由环结和漂移区主结分担,降低了主结电场,纵向击穿特性获得显著改善。基于柱坐标Poisson方程,建立击穿电压模型。结果表明：FR LDMOS较常规器件击穿电压提高56%。     

埋层深度对Triple-RESURF LDMOS纵向电场和击穿电压的影响

研究了P埋层深度对体硅 Triple-RESURF LDMOS纵向电场和击穿电压的影响。分析表明,当P型埋层靠近器件表面时,纵向电场平均值较小,击穿电压较低;当P型埋层靠近衬底时,优化漂移区浓度较低,器件比导通电阻较大;当P型埋层位于漂移区中部时,器件的BV2/Rs,on设计优值最大。指出了P型埋层在漂移区不同区域时击穿点的位置,以及对应的漂移区浓度取值范围,为横向高压Triple-RESURF LDMOS的设计提供了参考。     

高压IGBT线性变窄场限环终端设计

为使3300 V及以上电压等级绝缘栅双极型晶体管(IGBT)的工作结温达到150℃以上,设计了一种具有高结终端效率、结构简单且工艺可实现的线性变窄场限环(LNFLR)终端结构。采用TCAD软件对这种终端结构的击穿电压、电场分布和击穿电流等进行了仿真,调整环宽、环间距及线性变窄的公差值等结构参数以获得最优的电场分布,重点对比了高环掺杂浓度和低环掺杂浓度两种情况下LNFLR终端的阻断特性。仿真结果表明,低环掺杂浓度的LNFLR终端具有更高的击穿电压。进一步通过折中击穿电压和终端宽度,采用LNFLR终端的3300 V IGBT器件可以实现4500 V以上的终端耐压,而终端宽度只有700μm,相对于标准的场限环场板(FLRFP)终端缩小了50%。     

阶梯浅沟槽隔离结构LDMOS耐压机理的研究

提出了一种具有阶梯浅沟槽隔离结构的LDMOS.阶梯浅沟槽结构增加了漂移区的有效长度,改善了表面电场及电流的分布,从而提高了器件的击穿电压.借助器件模拟软件Silvaco对沟槽深度、栅长及掺杂浓度等工艺参数进行了优化设计.结果表明,在保证器件面积不变的条件下,新结构较单层浅沟槽隔离结构LDMOS击穿电压提升36%以上,而导通电阻降低14%.     

表面注入D-RESURF器件耐压模型

建立表面注入双重降低表面电场(D-RESURF)结构击穿电压模型。D-RESURF器件在衬底纵向电场和Pb区附加电场的影响下,漂移区电荷共享效应增强,优化漂移区掺杂浓度增大,器件导通电阻降低。分析漂移区浓度和厚度对击穿电压的影响,获得改善击穿电压和导通电阻折中关系的途径。在满足最优表面电场和完全耗尽条件下,导出吻合较好的二维RESURF判据。在理论的指导下,成功研制出900 V的D-RESURF高压器件。     

全耗尽SOI LDMOS击穿电压的分析

SOI技术已经成功地应用到功率集成电路中,击穿电压是功率器件一个重要的参数。文章分析了SOI LDMOS的击穿电压与漂移区掺杂浓度的关系,并计算了击穿电压。文中首先定义出漂移区临界掺杂浓度,然后分别给出了实际掺杂浓度高于和低于临界掺杂浓度的击穿电压计算公式。计算结果与文献中给出的数值相吻合,证明了模型的正确性。     

基于RESURF理论的SOI LDMOS 耐压模型研究

对SOI LDMOS器件的击穿电压进行了研究,建立了适用于该器件的RESURF耐压模型,获得了表面电势和电场分布解析表达式,给出了SOI LDMOS器件漂移区的最优浓度,在此基础上将该模型嵌入半导体工艺模拟以及器件模拟软件(Sentaurus TCAD)中,并对SOI LDMOS器件的表面电场分布、击穿特性和I-V特性...