虚拟仪表综合热分析仪

研制成功的智能化综合热分析仪是一种虚拟仪表，它采用上位机与下位多单片机的分布式控制结构。下位机温控卡和信号采集卡与上位机通过USB接口进行通信。利用虚拟仪器的框架提高了综合热分析仪的扩展性和出色的集成能力。应用嵌入式数据库技术对数据集中进行管理，提高了对试验数据的管理和查询能力。     

基于虚拟无线电的RFID读写器原型验证

为解决目前RFID读写器难以支持多协议、多应用等问题,提出了以虚拟无线电技术实现RFID读写器的思想.根据ISO/IEC 18000-6C协议标准,阐述了基于虚拟无线电技术的系统构架,对链路频率、处理时延、同步耗时等RFID系统物理层和协议层主要参数进行了详细分析,并在构建的虚拟无线电平台上完成无源超高频射频识别系统的信号传输及协议一致性测试,验证了基于虚拟无线电技术实现RFID读写器的有效性.基于虚拟无线电技术的RFID读写器在PC机中完成标签识别层处理和基带信号处理,不需要专门的硬件平台,能够支持多频段、多协议、多应用,且开发周期短.     

传感器组网资源管理技术及系统仿真平台

传感器组网资源管理是多机协同空战中的关键技术。首先研究了几种关键的传感器组网资源管理技术,提出了一套完整的机载传感器组网资源管理流程。接着通过Vega Prime虚拟现实技术与Mat-lab图形用户接口结合,设计建立了一种机载传感器组网数字仿真试验平台。最后利用该平台对文中的相关理论研究工作进行了仿真检验和评估。结果表明,采用传感器组网资源管理系统可以显著提高我方多机协同空战的生存力和战斗力,具有单机作战不可比拟的优势。     

JAVA虚拟机中的内存管理技术

从一般运行时系统的内存管理着手,着重讨论Java虚拟机中的内存管理技术,并结合一个实例的分析使读者对这种技术有一个更生动的认识。     

多机空战战法训练飞行视景仿真系统研究

多机空战战法训练设备研制是适应大规模分布式空战仿真训练的必然趋势.分析了战法训练的虚拟现实技术应用及其优势,对多机空战战法训练设备中飞机仿真平台的功能模型、视景流程和帧渲染顺序进行了总体设计.通过三维建模、虚拟场景配置、虚拟场景实时驱动三个步骤对视景系统进行实现,开发出一套适用于多机空战战法训练的飞行视景仿真系统.测试结果表明,所建立的飞行仿真视景系统能够满足飞行战法训练的要求.     

KVM虚拟化技术中处理器隔离的实现

KVM是基于Intel VT技术并结合QEMU来提供设备虚拟化的虚拟机。通过分析和研究KVM虚拟机的创建、运行机制,从进程控制的角度对KVM虚拟机进行隔离,实现了KVM虚拟机在创建、运行时都保持在指定的核上运行,达到最大化利用处理器资源的目的。     

嵌入式JAVA虚拟机的加速改造

首先分析了Sun公司的嵌入式Java虚拟机KVM性能低效的原因,在此基础上引入两种Java虚拟机性能加速技术:JIT和Native线程。通过建立MVM模型,将这两种加速技术融合到了Java虚拟机中,并详细介绍了实现这两种加速技术的关键数据结构和算法。实验结果表明Java虚拟机的性能获得明显的提高。     

基于生长机的虚拟植物可视化技术研究

虚拟植物在真实再现植物生长过程及在精确农业、遥感监测等领域都有非常广阔的应用前景。本文从植物生长建模的角度出发,着重阐述了基于生长机的虚拟植物生长可视化方面采用的一些方法及关键技术,并在此基础上提出了有待进一步解决的主要问题。对虚拟植物生长的可视化技术在虚拟试验、农田管理、教学等方面的应用进行了展望。     

基于虚拟设备的实验教学研究

本文介绍以VRML技术为基础，构建微机系统维护中虚拟硬件库，实现微机系统虚拟硬件组装，以及在VMWare虚拟机为软件平台的单机条件下进行多操作系统与网络系统配置实验的方法，为微机系统维护和网络课程教学中实现无损耗实验提出了一种较好的解决方案。     

基于虚拟现实技术的煤矿全液压钻机培训系统

针对传统煤矿全液压钻机培训效果不理想的问题,开发了一种基于虚拟现实技术的煤矿全液压钻机培训系统。该系统由下位机和上位机组成,二者之间通过FX2N系列PLC编程口实现通信;下位机利用PLC完成钻机虚拟操控台控制指令的采集和处理;上位机应用Quest3D虚拟软件实现虚拟钻机和场景搭建、关键零部件虚拟拆装和虚拟钻机动作编程。该系统人机交互性能良好,操作简单易懂,缩短了培训周期,降低了培训成本。     

实时微处理器体系结构综述

实时应用已经成为嵌入式应用中一类快速崛起的典型应用。作为实时系统的核心部件,实时微处理器体系结构是微处理器领域的一个重要研究方向。与通用处理器追求最大吞吐量不同,实时处理器要求具有紧凑且可计算的最坏执行时间。传统的实时处理器往往采用较为简单的处理器结构,避免复杂结构引入执行时间的不确定性。随着实时应用对处理器性能需求越来越高,实时处理器正逐渐向多线程与多核结构发展。在多线程与多核处理器中,共享资源竞争导致实时系统的确定性变差,对实时处理器体系结构带来了更大挑战。对实时微处理器体系结构进行综述,首先从指令集、微体系结构、存储、I/O、任务调度等多个方面对传统实时处理器进行分析;然后分别对采用多线程与多核结构的高性能实时处理器展开分析;最后对几种商用实时处理器结构进行比较,总结实时处理器发展现状与未来发展趋势。     

多核多线程处理器的发展及其软件系统架构

首先介绍了关于multi—cole（多核）、multi—threading（多线程，特指硬件线程）处理器的最新发展情况，然后介绍了基于MIPS体系结构的多核处理器的特点。针对多核处理器，给出了在路由器中软件的架构，并探讨了在发展多核系统软件方面给中国的系统软件业带来的机遇。     

用虚拟寄存器技术开发Java处理器的指令级并行性

本文讨论了开发Ｊａｖａ处理器的指令级并行性的策略，提出采用虚拟寄存器技术的Ｊａｖａ处理器（ＶＲＪＰ）结构，并给出了判断相关性和管理虚拟寄存器的方法。分析和实验表明，ＶＲＪＰ能够有效地开发Ｊａｖａ的指令级并行性，提高Ｊａｖａ程序的执行效率。在ＶＲＪＰ中，大多数虚拟寄存器都不需要对应的物理寄存器，大大降低了物理寄存器的访问频率。     

消息传递并行程序的自动生成

针对分布内存结构的并行化将串行程序转变为在各处理节点上运行的SPMD并行程序,节点程序包含该节点所执行的运算和与其它节点交换信息的通信操作。讨论了在已知数据分解和计算划分的前提下生成分布内存结构下的消息传递并行程序的算法,以Lam提出的线性不等式基本框架为基础,在Paraguin工作基础上进行了有效的改进：第一在代码生成算法中引入了数据分布;第二将处理器空间由一维扩展到多维;第三将虚拟处理器到物理处理器的映射关系引入代码生成算法,从而减少了节点间通信的数量,提高了生成并行代码的性能。     

Compiling Array Expressions for Efficient Execution on Distributed-Memory Machines

Array statements are often used to express data-parallelism in scientific languages such as Fortran 90 and High Performance Fortran. In compiling array statements for a distributed-memory machine, efficient generation of communication sets and local index sets is important. We show that for arrays distributed block-cyclically on multiple processors, the local memory access sequence and communication sets can be efficiently enumerated as closed forms using regular sections. First, closed form solutions are presented for arrays that are distributed using block or cyclic distributions. These closed forms are then used with avirtual processor approachto give an efficient solution for arrays with block-cyclic distributions. This approach is based on viewing a block-cyclic distribution as a block (or cyclic) distribution on a set of virtual processors, which are cyclically (or block-wise) mapped to physical processors. These views are referred to asvirtual-blockorvirtual-cyclicviews, depending on whether a block or cyclic distribution of the array on the virtual processors is used. The virtual processor approach permits different schemes based on the combination of the virtual processor views chosen for the different arrays involved in an array statement. These virtualization schemes have different indexing overhead. We present a strategy for identifying the virtualization scheme which will have the best performance. Performance results on a Cray T3D system are presented for hand-compiled code for array assignments. These results show that using the virtual processor approach, efficient code can be generated for execution of array statements involving block-cyclically distributed arrays.     

一种SMP系统中微处理器的互连方法

本文对ＳＭＰ系统中多微处理器互连接进行了讨论。在说明了总线技术的不足之后,提出了 种用ＣｒｏｓｓＢａｒ为互连微处理器的方案。     

Threaded Runtime Support for Execution of Fine Grain Parallel Code on Coarse Grain Multiprocessors

The goal of this research is to provide systems support that allows fine grain, data parallel code to execute efficiently on much coarser grain multiprocessors. The task of writing parallel applications is simplified by allowing the programmer to assume a number of processors convenient to the algorithm being implemented. This paper describes and evaluates a runtime approach that efficiently manages thousands of virtual processors per actual processor. The limits in using user-level threads as fine grain virtual processors are identified. Key techniques used are tight integration and specialization of scheduling, communication, optimized context switching, and fine-tuned stack management. A prototype of this runtime approach is evaluated by comparing implementations of three problems, a smoothing kernel of a thin-layer Navier–Stokes code, a five point stencil problem, and a block bordered system of linear equations on an Intel Paragon multiprocessor and on a network of DEC Alpha workstations. The additional cost relative to an efficient manually contracted code can be as low as 15% for granularities of 50 floating point operations per virtual processor and is typically 5–20% for granularities of about 100 floating point operations per virtual processor. The overhead is analyzed in detail to show the costs of scheduling, communication, context switching, reduced memory performance, and insuring data consistency. The implementation and analysis indicate that fine grain code can be efficiently executed on a coarse grain multiprocessor using very lightweight, specialized threads.     

基于网络处理器的系统设计中的几个问题

随着计算机和通信网络的快速发展,网络设备对性能和灵活性的要求越来越高,网络处理器(NP)通过对芯片的优化设计和提供可编程性平衡了这两方面的要求。由于网络处理器是一种新型的处理器,基于NP的系统设计不同于传统的基于通用处理器、ASIC/FPGA技术或单纯的嵌入式系统的开发,涉及到更多的设计目标(性能、灵活性、成本等)的优化问题。应分析NP的结构特点和对应用系统开发的影响,并考虑网络通信系统发展趋势,建立模块化和标准化的通信系统。     

通用微处理器虚存管理子系统设计

以设计32位VLIW处理器原型为目标，详细分析了虚存管理中软硬件的分工协作，深入研究并解决了虚存管理子系统设计的三个核心问题：处理器工作模工芬类，虚地址空间划分以及控制协处理器设计，并在此基础上给出了一个虚存管理子系统原型。     

多核处理器事务级模型多视图协同验证环境

随着集成电路工艺持续高速发展,片上处理器核数目呈现指数增长规律,设计复杂程度不断增长,对处理器验证提出了严峻的挑战,至今仍缺乏有效的工具手段。提出了一种多核处理器事务级模型的多视图协同验证方法,将模拟验证、形式验证、应用验证三种不同验证视图,采用统一平台集成为一体化验证环境。从而可在一体化验证环境中,充分发挥多种验证方法综合应用的优势,协同高效完成多核处理器事务级模型验证任务。基于SoCLib事务级建模仿真平台实现了一个具有良好可扩展性的多视图协同验证环境MVIE。初步应用实验结果表明,多视图协同验证和传统单一视图验证方法相比,在模型验证的方便性、完备性、高效性以及模型数据一致性维护等方面,具有明显的优势。