自对准栅型谐振隧穿晶体管试制

针对谐振隧穿二极管(RTD)在通用电路应用中的局限性,提出并设计了自对准栅型谐振隧穿晶体管结构,进行了材料的分子束外延,采用传统湿法腐蚀、金属剥离、台面隔离和空气桥互连工艺,初步研制出具有较明显栅控能力的谐振隧穿晶体管(RTT)单管,其峰值电流密度高达80.8 kA/cm2,峰谷电流比为3.6,负阻阻值在20Ω左右.研究还发现,器件的峰值电流随栅压增大而减小,谷值电流随栅压增大而增大,而且出现零点分离.这些现象与栅的纵向位置控制不当有关,可以通过减小栅间发射极宽度,缩短栅与势垒层距离,和减小发射层掺杂浓度得到改善.     

高性能图形化SOI功率器件的研制

利用掩膜注氧隔离技术（Masked SIMOX）制备图形化SOI衬底,采用与常规1μmSOI CMOS工艺兼容的工艺流程,制备了图形化SOI LDMOS功率器件。器件的输出特性曲线中未呈现翘曲效应、开态击穿电压高于6V、关态击穿电压达到13V、泄漏电流的量级为10^-8A;截止频率为8GHz;当漏工作电压3．6V,频率为1GHz时,小信号电压增益为6dB。直流和射频电学性能表明,图形化SOI LDMOS结构作为射频功率器件具有较好的开发前景。     

平面型共振隧穿二极管的制作

采用离子注入方法制作了一种新型平面共振隧穿二极管（RTD），通过离子注入将器件之间进行隔离，避免了传统台面型RTD中采用的台面刻蚀所带来的一些缺点，并且表现出良好的I-V特性，峰谷电流比为3．4．通过该方法制作的RTD将更有利于RTD的平面集成．     

SiO2/聚酰亚胺/SiO2复合薄膜绝缘性能及基于聚酰亚胺复合薄膜的后栅型场致发射性能的研究

使用射频磁控溅射和化学溶液法制备了SiO2/聚酰亚胺(PI)/SiO2绝缘膜。分别使用X射线衍射、扫描电镜对薄膜结构和薄膜表面形貌进行了表征;利用超高阻微电流测试仪测试了SiO2/PI/SiO2复合绝缘膜漏电流和电压击穿特性;采用SiO2/PI/SiO2作为绝缘膜,制作了后栅型场致发射器件,使用场发射测试系统测试了器件的开启电压、发射电流以及发光亮度。结果表明:SiO2/PI/SiO2复合绝缘膜具有高的击穿电压和低的漏电流密度,后栅器件中栅极对阴极表面的电场强度调控作用明显,阳极电压为750V时,栅极开启电压为91 V,阳极电流可达384μA,栅极漏电流仅为59μA,器件最高亮度可达600 cd/m2。     

偏置应力对InAlN/GaN HEMT直流特性的影响

采用直流偏置应力法对蓝宝石衬底上的InAlN/GaN HEMT器件的电流崩塌效应进行了研究。实验结果表明,在关态和开态应力后,器件直流特性明显退化,退化程度随偏置应力电压和应力时间的累积而增大。理论分析和器件仿真结果表明,关态应力引起的性能退化主要是由栅泄漏电流填充表面态形成的虚栅造成的;而开态应力引起的退化是沟道热电子被势垒层陷阱及表面态俘获产生的。因此,只有消除表面态和势垒层陷阱或者隔绝表面态形成的虚栅才能有效抑制电流崩塌。偏置应力引起的性能退化是可逆过程,在无外界激励时,经过10d左右的静置,器件基本恢复初始性能。     

深亚微米三栅FinFET短沟道效应和拐角效应计算机模拟分析

利用三维器件模拟软件,研究了深亚微米三栅FinFET的短沟道效应,并模拟了阈值电压和亚阈值摆幅随硅鳍(fin)厚度和高度的变化情况.通过优化硅鳍厚度或高度,可以有效的控制短沟道效应.在进一步对深亚微米三栅FinFET的拐角效应进行二维数值模拟的过程中,并未观察到由拐角效应引起的泄漏电流.与传统的体硅CMOS结构有所不同,拐角效应并未使得深亚微米三栅FinFET性能变差,反而提高了其电学性能.     

改进的AlGaN/GaN HEMT小信号参数提取算法

制作了截止频率ft和最高震荡频率fmax分别为46.2和107.8 GHz的AlGaN/GaN高电子迁移率晶体管,并针对该器件建立了包含微分电阻Rfd和Rfs在内的18元件小信号等效电路模型;在传统的冷场条件提取器件寄生参数的基础上,通过对不同栅压偏置下冷场Z参数进行线性插值运算,可消除沟道分布电阻和栅极泄漏电流对寄生电阻的影响;再利用热场S参数对寄生参数部分进行去嵌,可提取得到本征参数。分析表明,此模型和算法提高了模型拟合精度,S参数的仿真结果与测试数据在200MHz到40GHz的频率范围内均符合很好,误差不到2%。     

SOI射频集成器件研制

提出了包含射频有源和无源器件的sOI集成结构及工艺方案,在同一SIMOX衬底上制作了射频LDMOS、NMOS、电感、电容、电阻和变容管。核心的LDMOS、NMOS和电感器件均获得了优良的电学特性：0．25μm栅长的LDMOS截止频率和关态击穿电压分别为19．3GHz和16．1V;而0．25μm栅长的NMOS对应参数则为21．3GHz和4．8V;采用开发的局部介质增厚技术后,2nH、5nH、10nH螺旋电感的最大品质因数分别达到了6．5、5．0、4．0,相对于不采用此技术的电感(最大品质因数分别为4．3、3．2、2．3),分别改善了77％,58％,49％。     

源漏硅化物扩散层分离技术对SOINMOS抗ESD的影响

采用金属硅化物扩散层分隔技术制备了源漏区具有不同硅化物挡板尺寸的环型栅PD SOIMOSFETs,通过CLP实验数据分析器件的硅化物隔离档板的尺寸对SOI NMOSTET抗ESD能力以及对多指栅ggnMOS管子导通均匀性的影响.结果显示,采用了硅化物隔离挡板的管子二次击穿电压明显提高;随着挡板尺寸增加,多指栅的导通均匀性得到明显改善.     

镍硅颗粒膜的表面传导电子发射特性

本文提出采用镍硅颗粒薄膜作为表面传导电子发射显示的发射体材料,通过光刻和磁控溅射在两电极(10μm间隙)之间制备30 nm厚的镍硅颗粒膜。施加三角波电压进行电形成工艺,并测试了器件的电学特性。获得主要结果有,在器件阳极电压2000 V和器件阴极电压13 V的作用下,可以重复探测到稳定的器件发射电流,并且随器件阴极电压的增加而明显增加,最大的发射电流达到了1.84μA(共18个单元);电形成过程中,单个发射体单元的薄膜电阻从13Ω增加到10913Ω;通过对器件发射电流的Fowler-Nordheim结分析,可以确定电子发射机理属于场致电子发射。