时滞忆阻神经网络动力学分析与控制综述

忆阻器(Memristor)是一种无源的二端电子元件, 同时也是一种纳米级元件, 具有低能耗、高存储、小体积和非易失性等特点. 作为一种新型的存储器件, 忆阻器的研制, 有望使计算机实现人脑特有的信息存储与信息处理一体化的功能, 打破目前冯·诺伊曼(Von Neumann)计算机架构, 为下一代计算机的研制提供一种全新的架构. 鉴于忆阻器与生物神经元突触具有十分相似的功能, 使忆阻器得以充当人工神经元的突触, 建立起一种基于忆阻器的人工神经网络即忆阻神经网络. 忆阻器的问世, 为人工神经网络从电路上模拟人脑提供了可能, 必将极大推动人工智能的发展. 此外, 忆阻神经网络的硬件实现及信号传递过程中, 不可避免会出现时滞与分岔等现象, 因此讨论含各种时滞, 如离散、分布、泄漏时滞以及它们混合的时滞忆阻神经网络系统更具有现实意义. 首先介绍了忆阻器的多种数学模型及其分类, 建立了时滞忆阻神经网络(Delayed memristive neural networks, DMNN)的数学模型并阐述了其优点. 然后提出了处理时滞忆阻神经网络动力学行为与控制问题的两种思路, 详细综述了时滞忆阻神经网络系统的稳定性(镇定)、耗散性与无源性及其同步控制方面的内容, 简述了其他方面的动力学行为与控制, 并介绍了时滞忆阻神经网络动力学行为与控制研究新方向. 最后, 对所述问题进行了总结与展望.     

面向三维忆阻阵列的状态逻辑计算

基于忆阻存储阵列的状态逻辑电路是打破“冯·诺依曼瓶颈”,实现存内计算的有效途径。然而，目前针对存内状态逻辑电路的研究多以二维忆阻存储阵列为基础平台，缺少对更复杂的三维忆阻存储阵列中状态逻辑实现的讨论。相比于平面二维阵列，三维忆阻存储阵列拥有更大的存储密度和更丰富的器件连接关系，能对状态逻辑门的构建提供更灵活的配型方法。因此，有必要对状态逻辑门在三维存储阵列中的配型和级联过程进行专门讨论。立足平面堆叠型三维忆阻存储阵列，从基本状态逻辑门的实现以及支持级联的综合映射方法2个方面对复杂状态逻辑计算过程实现进行研究。首先，分析并总结了平面堆叠型三维忆阻存储阵列中器件的连接关系，并据此得出实现两输入布尔逻辑的状态逻辑门配型要求。其次，提出一种复合状态逻辑门，通过将逻辑输入与逻辑输出共享同一个忆阻器，来一步实现复杂逻辑功能(例如，定义为ONOR),节省复杂状态逻辑计算过程的步骤与器件数目。最后，还给出了基于三维忆阻存储阵列中复杂状态逻辑计算实现的自动化综合映射方法。对LGsynth91基准的测试结果表明，与当前二维阵列中的最优映射结果相比，提出的基于三维忆阻存储阵列的综合映射方法实现了层间的逻辑计...     

忆阻器存储研究与展望

随着信息呈现爆炸式增长,而CMOS的工艺尺寸逐步接近其理论极限尺寸,新型纳米级存储器件的需求日趋迫切.忆阻器被认为具有替代动态随机存储器,适应海量存储的巨大潜力.在综述忆阻器与忆阻系统概念的产生与发展的基础上,讨论忆阻器作为存储单元的特性,综述了忆阻器的阻变存储结构以及相对应的读写方法.在总结分析目前研究存在问题的基础上,探讨了今后的研究方向.     

忆阻器交叉阵列及在图像处理中的应用

忆阻器是一种有记忆功能的非线性电阻,其阻值的变化依赖于流过它的电荷数量或磁通量.忆阻器作为第4个基本的电路元件,在众多领域中有巨大的应用潜力,有望推动整个电路理论的变革.文中利用数值仿真和电路建模,分析了忆阻器的理论基础和特性,提出了一种用于图像存储的忆阻器交叉阵列,可以实现黑白、灰度和彩色图像的存储和输出,一系列的计...     

面向电压降的忆阻神经网络精度优化EI北大核心CSCD

由于忆阻器交叉阵列自身的模拟特性可高效实现乘累加运算,因此,它被广泛用于构建神经形态计算系统的硬件加速器.然而,纳米线电阻的存在,会引起忆阻器与纳米线构成的电阻网络出现电压降问题,导致忆阻器阵列的输出信号损失而影响神经网络的精度.分析忆阻器电压降与忆阻器状态、位置,输出电流和输出位置的关系,通过稀疏映射优化电压降,并采用输出补偿进一步提高输出精度.仿真实验的结果表明,该方法可以有效地解决电压降引起的问题,忆阻神经网络在手写数字数据集MNIST的识别率达到95.8%,较优化前提升了33.5%.     

基于改进忆阻器的高通滤波器设计与仿真

针对传统的忆阻器模型存在不能很好地与HP实验室提出的忆阻器物理模型中忆阻器的阻值变化特点相符的问题,提出了一种改进的带有阈值电压的忆阻器模型,该模型能很好地模拟忆阻器的"激活"现象,其特性与HP实验室的忆阻器物理模型相符;基于该改进模型设计了一种高通滤波器电路,该电路通过改变忆阻器阻值控制电路的输出信号来改变忆阻器的阻值,从而实现了滤波器截止频率的调节。SPICE仿真结果验证了设计的正确性。     

基于忆阻器的连续学习混沌神经网络

忆阻器具有独特的记忆功能和连续可变的电导状态,在人工智能与神经网络等研究领域具有巨大的应用优势.详细推导了忆阻器的电荷控制模型,将纳米忆阻器与具有智能信息处理能力的混沌神经网络相结合,提出了一种新型的基于忆阻器的连续学习混沌神经网络模型.利用忆阻器可直接实现网络中繁多的反馈与迭代,即完成外部输入对神经元及神经元之间相互作用的时空总和.提出的忆阻连续学习混沌神经网络可以实现对已知模式和未知模式的区分,并能对未知模式进行自动学习和记忆.给出的计算机仿真验证了方案的可行性.由于忆阻器具有纳米级尺寸和自动的记忆能力,该方案有望大大简化混沌神经网络结构.     

基于互补电阻开关的忆阻乘法器设计

现有的忆阻算术逻辑多采用单个忆阻器作为存储单元,在忆阻交叉阵列中易受到漏电流以及设计逻辑电路时逻辑综合复杂度高的影响,导致当前乘法器设计中串行化加法操作的延时和面积开销增加。互补电阻开关具有可重构逻辑电路的运算速度和抑制忆阻交叉阵列中漏电流的性能,是实现忆阻算术逻辑的关键器件。提出一种弱进位依赖的忆阻乘法器。为提升忆阻器的逻辑性能,基于互补电阻开关电路结构,设计两种加法器的优化方案,简化操作步骤。在此基础上,通过改进传统的乘法实现方式,并对进位数据进行拆解,降低运算过程中进位数据之间的依赖性,实现并行化的加法运算。将设计的乘法器映射到混合CMOS/crossbar结构中,乘法计算性能得到大幅提高。在Spice仿真环境下验证所提乘法器的可行性。仿真实验结果表明,与现有的乘法器相比,所提乘法器的延时开销从O(n²)降低为线性级别,同时面积开销降低约70%。     

一种基于忆阻特性的监督神经网络算法及电路设计

针对如何将忆阻器融入人工神经网络算法并进行硬件实现的问题,提出了一种在现场可编程逻辑门阵列(FPGA)平台上实现的基于忆阻特性的监督神经网络算法。该设计以忆阻器模块作为神经网络中的权值存储模块,构建误差反馈机制的监督学习。将该忆阻神经网络电路应用于图像分类问题,并进行了资源占用和处理速度的优化。实验结果表明其分类结果良好,在Cyclone Ⅱ:EP2C70F896I8平台上,整体网络算法占用11 773个逻辑单元(LEs),训练耗时0. 33 ms,图像的测试耗时10μs。这一工作对忆阻器和神经网络的结合提出了一个有益的参考。     

一种基于忆阻器的全域值感知神经元设计

基于忆阻器的阻值可变性和非易失性，提出了一种基于忆阻器的全域值感知神经元设计方案。该全域值感知神经元由全域值忆阻权重模块、输入加权模块、信息融合模块、映射输出模块和反馈控制模块构成，控制全域值忆阻权重模块中忆阻桥式结构的输入电压，权值电压信号线性变化或保持不变。进而能够满足感知神经元训练、测试等的要求，通过一个具体的基于忆阻器的全域值感知神经元，验证了感知神经元可以实现权值的全域值调节。通过逻辑“或”运算实验，进一步验证了基于忆阻器的全域值感知神经元的功能。     

基于忆阻器的计算存储融合体系结构研究进展

Memristor is an enabling device with non volatile resistance, low power consumption, high durability, ease of integration, and CMOS compatibility. The stateful logic of memristors can rea lize the true fusion of computing and storage, and is complete in logic, which is expected to break the limitation of Von Neumann architecture and effectively alleviate the memory wall bottleneck. These excellent properties gain memristors great interest from academia and industry. In light of this, this paper summarizes the research progress of application oriented computing storage fusion architecture based on stateful logic. Firstly, the implementation principle and improvement method of state logic are analyzed in detail. Secondly, the state logic design based on the memristor crossbar is reviewed, including the parallel implementation of the basic logics, copy operation and comparison operation, and then the design principle and implementation structure of the data storage structure based on the memristors are summarized. The paper then revisits an application oriented computing storage fusion architecture in detail, and finally summarizes the problems in the research of this direction, and looks forward to the future direction.     

字符边缘颜色与逻辑在车牌定位中的应用研究

针对复杂背景下的车牌定位问题,提出了一种基于字符边缘颜色与逻辑的快速车牌定位方法。该定位方法将RGB彩色空间中的车牌图像,转换到HSV彩色空间中。根据像素点颜色进行二值化,得字符边缘颜色像素区,同时通过逻辑与,确定图像字符颜色边缘点,最后经纹理分析来定位车牌,解决了目前常用流行算法所不能处理的定位问题。     

数字电路基本逻辑运算的硬件语言描述与应用

将现代数字逻辑电路基本逻辑运算采用硬件描述语言描述。本文用Verilog HDL语言描述与运算、或运算和非运算,并给出了应用实例。将数字逻辑运算表示成硬件语言描述,具有格式统一、简洁的作用,便于阅读理解和修改。采用硬件语言描述方法更易于提高数字电路与系统设计能力,加强创新实践活动。     

A Weakly Connected Memristive Neural Network for Associative Memory

In this paper, we propose a star-like weakly connected memristive neural network which is organized in such a way that each cell only interacts with the central cells. By using the describing function method and Malkin’s theorem the phase deviation of this dynamical network is obtained. And then, under the Hebbian learning rule the phase deviation is designed as a desired model for associative memory. Moreover, we take the store and recall of digital images as an example to demonstrate the performance of associative memory. The main contribution of this paper is supply a useful mechanism which the new potential circuit element memristor can be used to realize the associative.     

忆阻器阻变机制及其材料研究进展

忆阻器可以将信息存储和逻辑运算整合到一个电子器件上,这将打破传统的冯·诺依曼计算机架构,其应用前景不可估量.首先简述了忆阻器的发展历程及其基本概念;其次综述了忆阻器的阻变机制及其材料的选择,将目前已知的阻变机制主要概括为3类,即阴离子阻变机制、阳离子阻变机制和纯电子机制,同时详细叙述了不同类型材料在忆阻器应用中的特点;...     

A parallel logic system on a multicomputer architecture

This paper describes the implementation of a logic programming language on a massively parallel architecture. This implementation is based on the AND/OR Process Model which allows the exploitation of both AND and OR parallelism in logic programs. A distributed memory model is used, and a decentralized control mechanism has been designed. The multicomputer, which the system has been implemented on, consists of a network of Inmos Transputers. The AND/OR processes are implemented as Occam processes mapped onto the Transputer nodes. After the presentation of the system architecture and a deep discussion of the distributed memory management, some preliminary performance results are discussed.     

基于算符优先算法的逻辑表达式合法性判断

基于字符串的逻辑表达式的合法性进行判断在很多领域和场合下是经常遇到的 ,比如 :文件检索 ,信息查询等等 .而我们常见的文件检索与信息查询软件大多仅仅支持几个简单的逻辑算符 ,例如 :与、或 ,并且逻辑表达式中的组成字符串只能做简单的与、或运算 ,使得逻辑表达式的表达能力有限 ,用户使用的灵活性小 .本文针对上述问题进行了研究 ,采用算符优先算法给出了对该问题一种非常实用而又简练的实现方法 ,不但实现了普通搜索引擎所支持的简单的逻辑表达式的合法性判断功能 ,而且扩展了所支持的逻辑表达式的逻辑表达能力 :支持非运算 ;增加了支持逻辑表达式的优先级算符“(”和“)”.这使得逻辑表达式的表达功能和表达灵活性都得到很大的增强和提高 .本文给出的算法还可用于许多其他的基于字符串的逻辑表达式的操作功能 .     

Design of Hopfield network for cryptographic application by spintronic memristors

Memory being one of the essential credential in today’s computer world seeks forward newer research interests in its types. Hopfield neural networks of artificial neural networks are one of its classes that can be modelled to form an associative memory. In this paper, we have shown the Hopfield neural network constructed with spintronic memristor bridges accounting to act as an associative memory unit. The memristors are nanoscaled, in terms of size, which possess synaptic behaviour in the artificial neuromorphic system. The associative behaviour is realised by the updation of synaptic weights of memristive Hopfield with single- and multiple-bit associativity which is simulated in MATLAB. The application of the hardware in the field of cryptography is also proposed.

     

金字塔结构逻辑运用二值脉冲对简单图形处理

本文根据元胞自动机模型划分方法,将二维图像分解为2×2矩阵单元结构.提出了几种逻辑运算式,用以分类由黑白二值点构成的2×2矩阵图形.通过CNN神经网络的多层结构形式,分析了金字塔结构逻辑在相似的组合形式下,对二值图形边缘检测和池化的功能.通过同步脉冲形式能将灰度图像,分解为多个时间维度的二值图形,方便多层金字塔逻辑运算...