S波段平衡式限幅放大器设计

采用混合集成电路工艺,设计了一款小尺寸限幅低噪声放大器(LNA)。优化了限幅电路设计,明显缩小了电路体积。低噪声放大器采用负反馈结构,以改善增益平坦度。采用平衡式结构,提高限幅器的功率容量和放大器的1 dB压缩点输出功率(P-1 dB)。设计制作了Lange电桥,作为平衡式限幅放大器的输出电桥。该放大器工作电压5 V,电流151 mA,测试结果显示,在频带2.7~3.0 GHz内,噪声系数小于1.5 dB,小信号功率增益大于36 dB,增益平坦度小于0.6 dB,输入输出驻波比小于1.3,P-1 dB大于13 dBm。该限幅放大器能够承受脉冲功率300 W、脉宽300μs和占空比为30%的信号,外形尺寸为27 mm×18 mm×5 mm。     

5～13 GHz GaAs限幅低噪声放大器MMIC

基于0.15 μm GaAs pin二极管和GaAs PHEMT工艺,设计并实现了一款5～13 GHz限幅低噪声放大器(LNA)单片微波集成电路(MMIC).该MMIC中限幅器采用三级反向并联二极管结构,优化了插入损耗和耐功率性能;LNA采用两级级联设计,利用负反馈和源电感匹配,在宽带下实现平坦的增益和较小的噪声;限幅器和LNA进行一体化设计,实现了宽带耐功率和低噪声目标.测试结果表明,在5～13GHz内,该MMIC的小信号增益大于20 dB,噪声系数小于1.8 dB,耐功率大于46 dBm(2 ms脉宽,30％占空比),总功耗小于190 mW,芯片尺寸为3.3 mm×1.2 mm.限幅LNA MMIC芯片的尺寸较小,降低了组件成本,同时降低了组件装配难度,提高通道之间的一致性.     

2～18 GHz GaAs超宽带低噪声放大器MMIC

基于90 nm GaAs赝配高电子迁移率晶体管(PHEMT)工艺设计并制备了一款2～18 GHz的超宽带低噪声放大器(LNA)单片微波集成电路(MMIC)。该款放大器具有两级共源共栅级联结构，通过负反馈实现了超宽带内的增益平坦设计。在共栅晶体管的栅极增加接地电容，提高了放大器的高频输出阻抗，进而拓宽了带宽，提高了高频增益，并降低了噪声。在片测试结果表明，在5 V单电源电压下，在2～18 GHz内该低噪声放大器小信号增益约为26.5 dB,增益平坦度小于±1 dB,1 dB压缩点输出功率大于13.5 dBm,噪声系数小于1.5 dB,输入、输出回波损耗均小于-10 dB,工作电流为100 mA,芯片面积为2 mm×1 mm。该超宽带低噪声放大器可应用于雷达接收机系统中，有利于接收机带宽、噪声系数和体积等的优化。     

X波段GaN MMIC低噪声放大器设计

采用SiC衬底0.25 μm AlGaN/GaN高电子迁移率晶体管(HEMT)工艺,研制了一款X波段GaN单片微波集成电路(MMIC)低噪声放大器(LNA).放大器采用三级级联拓扑,第一级采用源极电感匹配,在确保良好的输入回波损耗的同时优化放大器噪声系数;第三级采用电阻电容串联负反馈匹配,在尽量降低噪声系数的前提下,保证良好的增益平坦度、输出端口回波损耗以及输出功率.在片测试表明,在10 V漏级电压、-2 V栅极电压偏置下,放大器静态电流为60 mA,8～12 GHz内增益为22.5 dB,增益平坦度为±1.2 dB,输入输出回波损耗均优于-11 dB,噪声系数小于1.55 dB,1 dB增益压缩点输出功率大于11.9 dBm,其芯片尺寸为2.2 mm×1.1 mm.装配测试表明,噪声系数典型值小于1.6 dB,可承受33 dBm连续波输入功率.该X波段GaN低噪声放大器与高功率放大器工艺兼容,可以实现多功能集成,具有广阔的工程应用前景.     

一种宽带CMOS低噪声放大器

基于130 nm CMOS工艺设计了一款宽带低噪声放大器(LNA),适用于Ka波段的5G应用。通过降低输入阻抗与最佳源阻抗的偏差以抑制噪声,该LNA实现了宽带的最佳噪声系数匹配。一方面,该LNA采用由LC串联组合和LC并联组合构成的宽带前端网络,在取得低噪声系数的同时,实现了宽带输入匹配;另一方面,通过体隔离技术和级间电感匹配技术提高了电路增益。同时,通过并联峰值负载技术,提高了LNA的带内增益平坦度。测试结果表明,该LNA的峰值增益为11.2 dB,-3 dB带宽为7.5 GHz(29.1～36.6 GHz)。噪声系数为5.9～6.6 dB,与仿真的最小噪声系数非常接近。输入反射系数(<-10 dB)带宽为6.7 GHz(28.3～35 GHz)。该LNA在1.2 V电源电压下功耗为9 mW,芯片面积为0.54 mm²。     

超低功耗Q波段低噪声放大器芯片的设计和实现

采用GaAs赝配HEMT单片微波集成电路(MMIC)工艺和堆栈偏置技术设计实现了一款Q波段低噪声放大器(LNA)芯片.该放大器采用4级级联的堆栈偏置拓扑结构,前两级电路在确保较低输入回波损耗的同时优化了放大器的噪声系数,后两级电路则采用最大增益的匹配方式,确保放大器具有良好的增益平坦度和较小的输出回波损耗.该LNA芯片最终尺寸为3 250 μm×1 500 μm,实测结果表明在40～46 GHz工作频率内放大器工作稳定,小信号增益大于23 dB,噪声系数小于3.0 dB,在4.5V工作电压下消耗电流约6 mA.此外,在片实测结果和设计结果符合良好.     

基于GSM的宽带LNA电路设计

通过选用噪声系数小、性能优良、价格便宜的AT41486晶体管,使用安捷伦公司的ADS软件,设计了一个适于基站GSM的多制式宽带低噪声放大器(LNA)。该放大器工作频率范围为1700MHz～2000MHz,噪声系数不大于1.8dB,增益不小于13dB,频带内增益平坦度不大于0.5dB,输入电压驻波比小于2.0,输出电压驻波比小于3.3。电路具有噪声系数小,增益大,频带内增益平坦度小,性能优良等特点。     

2～4GHz MMIC低噪声放大器

采用中国电子科技集团公司第十三研究所的GaAs PHEMT低噪声工艺,设计了一款2~4 GHz微波单片集成电路低噪声放大器(MMIC LNA)。该低噪声放大器采用两级级联的电路结构,第一级折中考虑了低噪声放大器的最佳噪声和最大增益,采用源极串联负反馈和输入匹配电路,实现噪声匹配和输入匹配。第二级采用串联、并联负反馈,提高电路的增益平坦度和稳定性。每一级采用自偏电路设计,实现单电源供电。MMIC芯片测试结果为:工作频率为2~4 GHz,噪声系数小于1.0 dB,增益大于27.5 dB,1 dB压缩点输出功率大于18 dBm,输入、输出回波损耗小于-10 dB,芯片面积为2.2 mm×1.2 mm。     

4～20GHz超宽带低噪声放大器单片电路

采用分布式放大器设计原理,基于GaAs PHEMT低噪声工艺技术,研制了一款超宽带低噪声放大器单片电路。该款放大器选用分布式拓扑结构,由五级电路构成,为了进一步提高分布式放大器的增益,在每一级又采用了两个场效应晶体管(FET)串联结构。放大器采用了自偏压单电源供电,因为每级有两个FET串联,自偏压电路更为复杂,通过多个电阻分压的方式确定了每个FET的工作点。测试结果表明,该放大器在频率4～20 GHz内,增益大于14 dB,噪声系数小于3.0 dB,增益平坦度小于±1.0 dB,输入驻波比小于1.5∶1,输出驻波比小于1.8∶1,1 dB压缩点输出功率大于10 dBm。放大器的工作电压为8 V,电流约为50 mA,芯片面积为2.0 mm×2.0 mm。     

8～18GHz微波低噪声放大器的设计与实现

采用平衡式结构设计了微波宽带低噪声放大器,测试结果:在频率为8～18GHz的宽带内增益大于30dB,增益平坦度小于3dB,噪声系数小于2.0dB,输入输出驻波比小于2.5,1dB压缩点输出功率为15.8dBm。该放大器制作在氧化铝陶瓷基板上。     

基于改进的垂直型同轴微带转换的Ku频段平衡低噪声放大器

提出了一种垂直型同轴微带转换的宽带补偿方法,并应用于一款Ku频段平衡低噪声放大器(LNA)的研制。放大器包含波导同轴转换、同轴微带转换、由2级pHEMT 管芯及分支线耦合桥组成的前级放大器以及由MMIC 放大器实现的后级放大器。在13.5 ~14.5 GHz 频率范围内,2 批次累计55 套低噪声放大器的噪声系数小于1.5 dB、增益分布在44.5 ~46.5 dB之间,增益平坦度小于0.6 dB,批次间性能一致性良好。     

小型化模块化低噪声放大器设计

为了便于工程化生产与设备维护,采用频率补偿匹配网络的电路结构,设计3种小型化模块化的低噪声放大器,外形尺寸为12.7 mm×12.7 mm×2 mm,工作频段分别为1.1～1.7 GHz、1.7～2.4GHz和2.4～3.0 GHz。基于单个晶体管ATF-54143进行电路直流偏置、输入输出匹配和稳定性等设计,运用EDA工具ADS对放大器进行线性与非线性性能仿真,对印制板进行电磁场与电路的混合仿真及元件参数优化。完成放大器的装配、调试与测量,实测噪声系数〈1.5 dB,增益平坦度〈2.2 dB,满足设计要求。     

Design of a fully differential CMOS LNA for 3.1-10.6 GHz UWB communication systems

A fully differential complementary metal oxide semiconductor （CMOS） low noise amplifier （LNA） for 3.1-10.6 GHz ultra-wideband （UWB） communication systems is presented. The LNA adopts capacitive cross-coupling common-gate （CG） topology to achieve wideband input matching and low noise figure （NF）. Inductive series-peaking is used for the LNA to obtain broadband flat gain in the whole 3.1-10.6 GHz band. Designed in 0.18 um CMOS technology, the LNA achieves an NF of 3.1-4.7 dB, an Sll of less than -10 dB, an S21 of 10.3 dB with ±0.4 dB fluctuation, and an input 3rd interception point （IIP3） of -5.1 dBm, while the current consumption is only 4.8 mA from a 1.8 V power supply. The chip area of the LNA is 1×0.94 mm^2.     

采用幅度均衡器的宽带毫米波低噪声放大器

对微带型幅度均衡器进行了理论分析和计算机仿真。微带型均衡器由微带谐振器上加载电阻构成,电阻的引入有效地展宽了频带。通过优化支节的长度、宽带和电阻的阻值,得到满足要求的均衡器。利用这种均衡器,对采用两级毫米波宽带MMIC的放大器进行了增益修正,使增益平坦度得到有效改善,同时对噪声的影响也较小。采用幅度均衡器最终实现的低噪声放大器在频率范围26.5～40 GHz内,增益为26.5～28.5 dB,增益平坦度优于±1.5 dB,噪声小于3.3dB,输入输出端口驻波小于2.0,输出1 dB压缩点功率大于10 dBm。     

超低噪声K波段放大器仿真设计

介绍了一种超低噪声K波段放大器的设计方法,以高电子迁移率晶体管为基础,采用3级放大拓扑结构,提出了一种改进型的负反馈网络,较好地改善了电路的增益平坦度。利用Agilent公司的微波电路CAD（计算机辅助设计）软件ADS2006对电路原理图及版图进行了仿真设计,最终实现了在工作频段19．5GHz～21．5GHz内,噪声系数小于1．5dB、增益大于30dB的优异电性能。     

A 0.18μm CMOS 3-5 GHz broadband flat gain low noise amplifier

A 3-5 GHz broadband flat gain differential low noise amplifier (LNA) is designed for the impulse radio uitra-wideband (IR-UWB) system. The gain-flatten technique is adopted in this UWB LNA. Serial and shunt peaking techniques are used to achieve broadband input matching and large gain-bandwidth product (GBW). Feedback networks are introduced to further extend the bandwidth and diminish the gain fluctuations. The prototype is fabricated in the SMIC 0.18 μm RF CMOS process. Measurement results show a 3-dB gain bandwidth of 2.4-5.5 GHz with a maximum power gain of 13.2 dB. The excellent gain flatness is achieved with ±0.45 dB gain fluctuations across 3-5 GHz and the minimum noise figure (NF) is 3.2 dB over 2.5-5 GHz. This circuit also shows an excellent input matching characteristic with the measured S11 below-13 dB over 2.9-5.4 GHz. The input-referred 1-dB compression point (IPldB) is -11.7 dBm at 5 GHz. The differential circuit consumes 9.6 mA current from a supply of 1.8 V.     

带有ESD保护,900MHz/2.4GHz Dual-Band CMOS LNA的设计

设计了一个可以同时工作在900 MHz和2.4 GHz的双频带(Dual-Band)低噪声放大器(LNA).相对于使用并行(parallel)结构LNA的双频带解决方案,同时工作(concurrent)结构的双频带LNA更能节省面积和减少功耗.此LNA在900MHz和2.4 GHz两频带同时提供窄带增益和良好匹配.该双频带LNA使用TSMC 0.25 μm 1P5M RF CMOS工艺.工作在900MHz时,电压增益、噪声系数(Noise Figure)分别是21 dB、2.9 dB;工作在2.4 GHz时,电压增益、噪声系数分别是25dB、2.8 dB,在电源电压为2.5 V时,该LNA的功耗为12.5mW,面积为1.1mm×0.9 mm.使用新颖的静电防护(ESD)结构使得在外围PAD上的保护二极管面积仅为8 μm×8 μm时,静电防护能力可达2 kV(人体模型)     

用于无线局域网的双频段低噪声放大器

采用0.18μmCMOS工艺设计并制造了一款新型的应用于无线局域网的双频段低噪声放大器。设计中,通过切换输入电感和负载电感,来使电路分别工作在2.4GHz和5.2GHz频段。在1.8V的电源电压下,在2.4GHz和5.2GHz两个频段上,其增益分别达到了11.5dB和10.2dB,噪声系数分别是3dB和5.1dB。芯片总面积是0.9mm×0.65mm。     

4～8GHz宽带单片集成低噪声放大器设计

基于0.15μm GaAs PHEMT工艺设计了一款C波段宽带单片集成低噪声放大器。电路由三级放大器级联而成,三级电路结构均使用电阻自偏压技术来实现单电源供电,它既可保证PHEMT管处于低噪声高增益的工作点,又可将所有元器件集成在单片GaAs衬底上,解决了供电复杂的问题。第三级电路采用了并联负反馈结构,降低了带内低频端...     

2dB噪声系数的Ka波段宽带高增益单片低噪声放大器

报道了一种基于商用0.15um赝配高电子迁移率晶体管工艺的单片低噪声放大器,工作频率范围为23~36GHz.它采用自偏置结构.对晶体管栅宽进行了优化设计减小栅极电阻,以得到低的噪声系数.采用吸收回路和加电阻电容网络的直流偏置结构提高电路稳定性,用多谐振点方法和负反馈技术扩展带宽.测试结果表明,其噪声系数低于2.0dB,在31GHz处,噪声系数仅为1.6dB.在整个工作频带范崮内,增益大于26dB,输入回波损耗大于11dB,输出回波损耗大于13dB.36GHz处的ldB压缩点输出功率为14dBm.芯片尺寸为2.4mm×1mm.