共查询到10条相似文献,搜索用时 171 毫秒
1.
2.
3.
4.
采用0.18μm混合信号1P6M CMOS工艺,介绍了一种高精度流水线模数转换器的全定制版图设计。该芯片为数模混合信号IC,工作电压1.8 V/3.3 V,具有12位的采样精度和25 MHz的工作频率。版图设计过程中使用了合适的版图布局和电源、地线网络结构,重点介绍了采样保持模块设计上的一些结构和技巧。芯片测试结果表明芯片功能全部实现、性能良好,版图设计较好地实现了电路功能。 相似文献
5.
对静态随机存储器(SRAM)全定制设计过程中的版图设计工作量大、重复性强的问题进行了分析,并在此基础上提出了一种新的应用于SRAM设计的快速综合技术。这种技术充分利用SRAM电路重复单元多的特点,在设计过程中尽可能把电路版图的硬件设计转换为使用软件来实现,节省了大量的版图设计和验证的时间,从而提高了工作效率。这种技术在龙芯Ⅱ号CPU的SRAM设计中得到了应用;芯片采用的是中芯国际0.18μm CM O S工艺。流片验证表明,该技术对于大容量的SRAM设计是较为准确而且有效的。 相似文献
6.
给出了 0 9μmASIC正向设计中的版图数据格式与gdsⅡ格式之间转换步骤 ,讨论了单元库混合使用的设计方法。 相似文献
7.
实现了一种可用于CMOS图像传感器,采样率为50 Hz、精度为15位的像素级模数转换器(ADC)。此ADC采用电荷复位方式补偿电荷,然后通过对电荷包计数实现模数转换。为了实现低功耗、低噪声和小面积,对电路系统、核心模块的设计以及版图布局布线进行了综合考虑和优化。该设计采用SMIC 0.18μm CMOS标准工艺,版图面积为50μm×50μm。测试结果表明:当输入电流为17.5,33.7和80 nA时,对应的输出码的均值/标准差分别为8 875/6.56,16 500/2.6,32 768/14.3。在满量程输入电流(80 nA)情况下,仿真总功耗仅为4.5μW。 相似文献
8.
9.
《固体电子学研究与进展》2020,(2)
为满足可穿戴集成电路长续航时间的应用需求,设计了一种低功耗14 bit逐次逼近型模数转换电路。为提高电路线性度,采样保持模块利用开关自举原理获得晶体管栅极电压;采用动态预置放大加锁存比较结构,有效降低了比较器模块的功耗;采用分段电容结构,有效减少了数模转换模块的电容数目,节约了芯片版图面积。在Aether软件环境下,采用CSMC 0.18μm CMOS工艺完成了电路的仿真和版图设计,仿真结果表明:电源电压3.3V,输入采样频率为2.08 MHz时,信噪失真比为77.3 dB,有效位数为12.55 bit,电路总功耗为236.4μW,包含I/O焊盘的版图面积为757μm×768μm。 相似文献
10.
讨论了 0 .9μm标准单元正向设计流程中当电路中存在 5 V和 3 V两种电压时芯片的设计方法 ,包括网表产生与验证 ,版图设计 ,电压转换单元的加入原则。 相似文献