12位逐次逼近模数转换器关键设计技术研究

采用逐次逼近方式设计了一个12位的超低功耗模数转换电路。为减小整个ADC的芯片面积、功耗和误差,提高有效位数,对整个ADC的采样保持电路结构进行了精确的设计,重点考虑了其中的高精度比较器电路结构;对以上两个模块的版图设计进行了精细的布局。采用0.18μmCMOS工艺,该ADC的信噪比（SNR）为72dB,有效位数（ENOB）为11.7位,该ADC的芯片面积只有0.36mm2,典型的功耗仅为40μW,微分非线性误差DNL小到0.6LSB、积分非线性误差INL只有0.63LSB。整个ADC性能达到设计要求。     

8位高速低功耗流水线型ADC的设计技术研究

采用7级子ADC流水线结构设计了一个8位80MS/s的低功耗模数转换电路。为减小整个ADC的芯片面积和功耗,改善其谐波失真和噪声特性,重点考虑了第一级子ADC中MDAC的设计,将整个ADC的采样保持电路集成在第一级子ADC的MDAC中,并且采用逐级缩放技术设计7级子ADC的电路结构,在版图设计中考虑每一级子ADC中的电容及放大器的对称性。采用0.18μm CMOS工艺,该ADC的信噪比（SNR）为53dB,有效位数（ENOB）为7.98位,该ADC的芯片面积只有0.56mm2,典型的功耗电流仅为22mA。整个ADC性能达到设计要求。     

一种用于逐次逼近ADC的高能效高线性度开关电容时序

提出了一种用于逐次逼近模数转换器的高能效高线性度开关电容时序。相较于典型的基于V_CM的开关原理,该开关时序可减少37%的开关能量,并具有更高的线性度。该开关时序已应用于1V,10位300kS/s的SAR ADC,并在0.18μm标准CMOS工艺下成功流片。测试结果表明,在1V电源电压下,此SAR ADC的SNDR为55.48dB,SFDR为66.98dB,功耗为2.13μW,品质因数到达14.66fJ/c-s。DNL和INL分别为0.52/-0.47 LSB和0.72/-0.79 LSB,并且与静态非线性模型一致,最大INL出现在 V_FS/4处和3V_FS/4处。     

低功耗变频PFC转换器的研究

基于SinoMOS 1µm 40V CMOS工艺,设计实现了一种新颖的低功耗变频PFC转换器。电路采用多矢量误差运放和可编程锯齿波振荡器结构,以获得可调频率,为PFC系统提供了快速的动态响应和精确的输出电压嵌位,同时实现了低功耗。系统能够根据外接负载的变化情况而线性调整电路的工作频率,保证PFC芯片工作在变频模式下,因此当负载变化时,整个电源系统的功率损耗能有效降低,从而提高有用功率。测试结果表明：系统正常工作频率为5~6kHz,启动电流36µA,稳定工作电流2.43mA,功率校正因数值为0.988,线性调整率小于1%。理论和实际结果均显示整个电源系统的功耗被有效降低,尤其当负载变化时。芯片有效面积为1.61mm×1.52mm。     

CMOS PWM D类音频功率放大器的过流保护电路

基于Class-D音频功率放大器的应用,采用失调比较器及单边迟滞技术,提出了一种过流保护电路,其核心为两个CMOS失调比较器。整个电路基于CSMC0.5μmCMOS工艺的BSIM3V3Spice典型模型,采用Hspice对比较器的特性进行了仿真。失调比较器的直流开环增益约为95dB,失调电压分别为0.25V和0.286V。仿真和测试结果显示,当音频放大器输出短路或输出短接电源时,过流保护电路都能正常启动,保证音频放大器不会受到损坏,能完全满足D类音频放大器的设计要求。过流保护电路有效面积为291μm×59.5μm。     

一种1.8V 10位120MS/s CMOS电流舵D/A转换器IP核

采用低摆幅低交叉点的高速CMOS电流开关驱动器结构和中心对称Q2随机游动对策拓扑方式的pMOS电流源阵列版图布局方式,基于TSMC 0.18靘 CMOS工艺实现了一种1.8V 10位120MS/s分段温度计译码电流舵CMOS电流舵D/A转换器IP核.当电源电压为1.8V时,D/A转换器的微分非线性误差和积分非线性误差分别为0.25LSB和0.45LSB,当采样频率为120MHz,输出频率为24.225MHz时的SFDR为64.9dB.10位D/A转换器的有效版图面积为0.43mm×0.52mm,符合SOC的嵌入式设计要求.     

一种PWM/伪PFM双模调制的降压型DC/DC开关电源

利用根据负载电流的大小变换调制模式的方法实现了一种降压型高转换效率的DC/DC开关电源.当控制电压占空比小于20%时,采用伪PFM(pseudo-pulse-frequency modulation)模式调制;占空比大于20%时,采用PWM(pulse-width modulation)模式调制,平均转换效率约为90%,输出电流范围为0.01～3.0A.控制芯片采用0.5μm DPDM CMOS工艺制造,并采用二次集成的方式在封装内部集成了功率p-MOSFET.     

基于0.8μm BCD工艺的20W×2集成D类音频功放设计

基于0.8μm BCD工艺完成了一种具有高转换效率的20W×2立体声集成音频功率放大器.该放大器可在18V电源电压下以全桥输出的方式向8Ω负载提供超过20W的功率,其转换效率可达85%以上.介绍了功率输出级、过流保护电路以及高性能轨-轨比较器的设计,并基于横向双扩散MOSFET器件结构讨论了功率输出器件寄生效应对输出电压波形失真的影响.最后给出了所设计的D类音频功率放大器的测试结果.     

信号完整性设计中的抖动与振铃消除技术

针对高速信号传输中码间干扰引起的抖动问题,提出了一种新型电流模式预加重电路,与传统结构相比,该新型电路不仅降低了电路复杂度,而且通过双边沿预加重提高了工作速度．针对低压差分信号传输的振铃问题,在考虑芯片压焊线模型以及负载的情况下,提出了一种基于阻抗匹配方法的振铃消除技术,有效缓解了输出振铃现象．通过对仿真和测试眼图进行讨论,验证了新方法的实用性．     

硅微陀螺仪的建模

提出了硅微陀螺仪的集总建模方法．该方法将硅微陀螺仪划分为多个相互关联的基本单元,各基本单元的行为特征被集总到单元的节点端口上,并表征为矩阵形式．将根据物体相对运动理论,从基本单元的解析方程出发,给出了建立硅微陀螺仪基本单元模型的一般方法,并以Verilog-A为模型编码语言实现了硅微陀螺仪参数化的基本单元模型．在Cadence Spectre上进行了仿真验证,频域仿真结果与ANSYS计算结果相差在1%以内;时域仿真结果表明利用该系统级模型能够快速进行复杂机电一体仿真．