共查询到20条相似文献,搜索用时 281 毫秒
1.
2.
3.
4.
介绍了一种基于FPGA和高速串行复/分接芯片实现多路高清视频信号无损传输的设计方案.详细描述了4路高清视频信号通过一根光纤实现远距离、无损传输的设计原理——发送端、接收端和硬件设计,以及FPGA模块的调试方法. 相似文献
5.
提出了一种大容量弹载数据记录器的设计方案,该方案主要完成3路高速图像数据的接收,每个通道的数据带宽为每秒150Mbyte/s,存储容量为128GByte。设计选用Xilinx公司的FPGA作为主控制器,完成对高速数据的接收,缓存和存储。接收单元采用FPGA内部集成的高速串行收发器RocketIO GTP,单个链路的数据接收速率为3.125Gbps;缓存单元采用两片DDR2 SDRAM芯片对接收到的高速数据进行乒乓缓存;存储单元采用32片NAND FLASH构成存储阵列,对缓存后的数据进行存储。同时,该记录器能够对存储的数据进行事后读取并进行分析。 相似文献
6.
7.
为了实现把软件仿真的数据通过PCI总线DMA传输、处理后转换成高速视频串行数据流(LVDS数据流),设计出了基于PCI9054的数据转换模块.通过介绍PCI总线接口协议芯片PCI9054的性能、特点,分析了windows的WDM驱动程序的特点,在软硬件设计中采用把数据缓存嚣设置为两组SRAM的结构,两组SRAM交替进行... 相似文献
8.
9.
HD-SDI信号的特征及检测方法的提案 总被引:4,自引:0,他引:4
所谓数字视频、简单地说就是模拟分量视频的数字化。为了便于数字信号的远距离传输,将并行数据转换成串行数据通过电缆驱动器,由电缆传输给接收端。SDI就是这种串行数据接口的简称。 相似文献
10.
11.
12.
13.
针对数据在高速远距离传输中存在可靠性低的问题,提出了一种带CRC校验的高速长线LVDS数据传输系统设计。该设计以LVDS作为高速数据传输接口,在硬件电路设计上加入均衡电路,补偿数据远距离传输损耗,并在逻辑设计上加入CRC检错码,将反馈纠错机制(ARQ)运用在传输系统中,提高数据传输的可靠性,同时改进传统反馈纠错机制工作方式,降低数据带宽损耗,保证数据高速传输。经试验验证,该系统工作稳定,串行数据以400Mb/s的速率,在由4段10m屏蔽双绞线组成的40m传输线上可实现零误码率传输。 相似文献
14.
15.
16.
随着当代视频显示分辨率的不断提升,视频显示系统需要实时缓存的数据量越来越大.DDR等实时存储设备受到自刷新率等存储模式的限制,难以满足视频显示系统实时稳定存储的需要.海量视频数据的实时存储成为显示系统亟待解决的关键问题.根据高清视频单帧图像内像素间的空间相关性高的特点,提出了一种内嵌算术编码及哈夫曼编码的嵌入式混合压缩数据存储方法.在传统的视频高速DDR存储控制系统中,首先对单帧视频进行压缩,通过直接减少系统的实时存储量,解决海量视频存储瓶颈的问题.经过试验测试证明,该混合压缩数据存储方法不仅减少了所需存储的数据量,且其数据还原与经典的熵编码比较压缩还原后PSNR值平均高出1~2 dB. 相似文献
17.
18.