排序方式： 共有31条查询结果，搜索用时 15 毫秒
1.
针对星载IP交换机中硬件存储资源使用受限的情况,提出了一种适用于共享存储交换结构、存储资源占用少的队列管理器。通过添加索引的方法,使得所有的单播队列能够共享一个指针存储区。根据位图映射,将组播指针转化为多个单播指针,即可把组播操作的数据流按照单播操作方式写到相应的逻辑队列路径,达到节约存储器资源的目的。该队列管理器通过链表数据结构的头部和尾部来控制指针索引的写入和输出。最后,在Xilinx的xc6vlx130t FPGA进行了综合实现,结果显示,该方案相比基于指针复制的队列管理器,在8端口的交换机中存储器资源的使用量要节约22%以上。 相似文献
2.
设计并实现了一种适用于DC-10Mb/s速率、兼容TTL和CMOS输入电平的激光器驱动电路.该电路通过片外电阻可以独立地设置激光器发送光脉冲的‘1’功率和‘0’功率,并以闭环方式实现稳定的‘1’,‘0’发送光功率.介绍了一种新颖的峰-峰值光功率检测的工作机制,并能得到稳定的峰-峰值光功率.整个电路采用CSMC 0.5μm混合信号CMOS工艺实现,芯片最大输出驱动电流为120mA,在不要求输入码型的情况下,发送光脉冲的消光比波动在-20- ＋80℃范围内小于0.6dB. 相似文献
3.
介绍了一种设计灵活，配置方便的以光纤为合办２介质的本端口高性能以太网数据转发器的设计，并分析了其性能的应用。 相似文献
4.
5.
6.
7.
多业务接入平台(MSAP)的技术特点及实现 总被引：1，自引：1，他引：0
阐述了多业务接入平台(MSAP)的技术特点和优势,采用CPu+ASIC+FPGA这种典型的通信系统硬件架构,具体论述了MSAP的软硬件联合实现,最后分析了MSAP在大客户接入、3G接入和军事通信中的应用. 相似文献
8.
对于维特比译码器设计与实现时速度的制约问题,通过优化加、比、选各单元模块结构,采用模归一化路径度量值和全并行的ACS结构,简化了ACS硬件实现的复杂度并极大地提高了运算速度,为了提高数据吞吐率,幸存路径存储与回溯单元使用4块SRAM优化数据的存储、回溯和译码。利用TSMC0.18逻辑工艺,实现了一种回溯度为64、3bit软判决的(2,1,7)维特比译码器,在1.98V,125℃操作环境下,使用DesignCompiler逻辑综合后静态时序分析,显示数据最大吞吐率为215Mb/s,Astro自动布局布线后的译码器芯片内核面积为1.56mm2,功耗约为103mW。 相似文献
9.
10.